一：電源線的設(shè)計(jì)

　　選擇合適的電源

　　盡量加寬電源線

　　保證電源線，底線走向和與數(shù)據(jù)傳輸走向一直

　　使用抗干擾元器件（磁珠，電源濾波器）

　　電源入口添加去耦電容

　　二：地線的設(shè)計(jì)

　　1模擬地和數(shù)字地分開(kāi)，通過(guò)磁珠和電源線最好連接到一塊。

　　2盡量采用單點(diǎn)接地（低頻電路）高頻電路應(yīng)該多點(diǎn)接地

　　3盡量加寬地線 越寬約還好

　　4將敏感電路連接到穩(wěn)定的接地參考源

　　5對(duì)PCB板進(jìn)行分區(qū)設(shè)計(jì)，把高帶寬的噪聲電路與低頻電路分開(kāi)

　　6盡量減少接地環(huán)路的面積

　　三：元器件的配置

　　1不要有過(guò)長(zhǎng)的平行信號(hào)線（相鄰的線）

　　2保證PCB的時(shí)鐘發(fā)生器，晶振和CPU的時(shí)鐘輸入端盡量靠近，同時(shí)遠(yuǎn)離其他低頻器件

　　3元器件應(yīng)圍繞核心器件進(jìn)行配置，盡量減少引線長(zhǎng)度

　　4對(duì)pcb板進(jìn)行分區(qū)布局

　　5考慮PCB板在機(jī)箱中位置和方向

　　6縮短高頻元器件之間的引線

　　四：去耦電容的配置

　　1.儲(chǔ)能左右

　　2.電源和地之間加一個(gè)電容，旁路電路的高頻噪聲

　　3.每10個(gè)集成電路要加一片充放電電容

　　4.引線式電容用與低頻，貼片是電容用于高頻

　　5.每個(gè)集成芯片要布置一個(gè)0.1uF的電容

　　6.去耦電容引線不能太長(zhǎng)

　　五：降低噪聲和電池干擾的原則

　　1.盡量用45度折線

　　2.用串聯(lián)電阻的方法來(lái)降低電路信號(hào)邊沿的跳變速率。

　　3.石英晶振的外殼要接地，而且晶振下面盡量不要走線！高頻信號(hào)比較多的地方

　　4.閑置不用的問(wèn)電路不要懸空

　　1.CMOS的未使用引腳要通過(guò)電阻接地或接電源

　　2.用RC電路來(lái)吸收繼電器等元件的放電電流

　　3.數(shù)據(jù)，控制，地址總線加10K左右上拉電阻有助雨抗干擾

　　4.采用全譯碼有更好的抗干擾性。

　　5.元器件不用引腳通過(guò)10K電阻接電源

　　6.數(shù)據(jù)，地址，控制總線盡量短，寶成一樣 長(zhǎng)度，這個(gè)樣子到達(dá)的時(shí)間就一樣長(zhǎng)了

　　7.多層板，如雙面板，頂層和地稱的走線最好垂直

　　8.發(fā)熱元器件盡量避開(kāi)敏感元件

　　六.PCB走線

　　1.要有良好的地線層，良好的地線層處處等電位，不會(huì)產(chǎn)生共模電阻耦合，也不會(huì)經(jīng)底線形成天線效應(yīng)。良好的地線層能使EMI以最短的路徑進(jìn)入地線而消失。建立良好的地線層的方法是采用多層板，一層專門有做地線成，如果只能有雙面板，盡量從正面走線，反面有做地線成，不得已才從反面過(guò)線。

　　2.保持足夠的距離。對(duì)于可能出現(xiàn)有害耦合或輻射的兩個(gè)線或兩組要保持足夠的距離，如濾波器的輸入與輸出，光耦的輸入與輸出，交流電源線與弱信號(hào)線等

　　3.長(zhǎng)線架低通濾波器。走線盡量短捷 ，不得已走的長(zhǎng)線應(yīng)當(dāng)在合理的位置插入C，RC，或LC低通濾波器

　　4.除了地線能用細(xì)線的不要用粗線，因?yàn)镻CB上的每一根走線及時(shí)有用信號(hào)的載體，又是接受輻射干擾的干線，走線越長(zhǎng)，越粗，天線效應(yīng)越強(qiáng)。