具有電源層和接地層的堆疊

　　圖 1 和圖 2 顯示了兩種常見的四層板疊層。對于這兩種板，層的順序完全相同，但厚度不同。這看起來像是一個很小的修改，但我們會看到不同層之間適當?shù)拈g距可以提高電路板的性能。

　　圖 1.圖片由電磁兼容性工程公司提供。

　　圖 2.圖片由電磁兼容性工程提供。

　　正如您所看到的，兩個信號層都位于平面層（接地層或電源層）旁邊。因此，給定信號的返回電流可以在相鄰平面上流動。這樣可以通過化電流產(chǎn)生的環(huán)路面積來化電流返回路徑電感。低電感返回路徑可提高噪聲性能并減少電路板輻射（差分和共模發(fā)射）。

　　一般來說，與兩層板上實現(xiàn)的相同電路相比，四層板的輻射可減少約 20 dB。保持信號靠近固體平面是這里發(fā)揮作用的關鍵因素。因此，為了進一步改善噪聲和EMI性能，我們可以使信號層與其相鄰平面之間的絕緣體更薄。這個簡單的技巧為我們提供了圖 2 所示的改進層疊，其中信號層和層之間的耦合增加，但代價是接地層和電源層之間的耦合減少。這可能不是一個嚴重的缺點，因為實際上這兩個疊層都不能提供足夠的平面到平面耦合。我們稍后將更詳細地討論這個問題。請注意，兩個疊層具有相同的整體板厚度。

　　圖 1 和圖 2 的疊層是常用的，但它們有兩個缺點，這兩個缺點都是由于接地層和電源層彼此距離不夠近，因此僅存在很小的層間電容。它們之間。

　　傳統(tǒng)四層堆疊的缺點

　　當走線從第 1 層更改為第 4 層或反之亦然時，圖 1 和圖 2 中的層疊的個問題就會出現(xiàn)。如圖 3 所示。

　　圖 3.圖片由Altium提供。

　　該圖顯示，當信號走線從第 1 層到第 4 層（紅線）時，返回電流也必須改變平面（藍線）。如果信號的頻率足夠高并且平面靠得很近，則返回電流可以流過接地層和電源層之間存在的層間電容。然而，由于缺少返回電流的直接導電連接，會導致返回路徑中斷，我們可以將這種中斷想象為平面之間的阻抗（見圖 4）。

　　圖 4.圖片由電磁兼容性工程提供。

　　如果層間電容不夠大，電場將分布在電路板相對較大的區(qū)域上，從而層間阻抗減小，并且返回電流可以流回頂層。在這種情況下，該信號產(chǎn)生的場可能會干擾附近改變層的信號的場。這根本不是我們所希望的。不幸的是，在 0.062 英寸的 4 層板上，各層之間的距離較遠（至少 0.020 英寸，如圖 1 和圖 2 所示），并且層間電容很小。因此，就會出現(xiàn)上述的電場干擾。這可能不會導致信號完整性問題，但肯定會產(chǎn)生更多的 EMI。這就是為什么在使用圖 1 和圖 2 所示的層疊時，我們避免更改層，特別是對于時鐘等高頻信號。

　　通常的做法是在過渡過孔附近添加一個去耦電容器，以降低返回電流所經(jīng)歷的阻抗（參見圖 5）。然而，這種去耦電容器由于其自諧振頻率較低，因此對于甚高頻信號無效。對于頻率高于 200-300 MHz 的交流信號，我們不能依靠去耦電容器來創(chuàng)建低阻抗返回路徑。因此，我們需要一個去耦電容器（對于 200-300 MHz 以下）和一個相對較大的板間電容以用于更高的頻率。

　　圖 5 圖片由Altium提供。

　　通過不改變關鍵信號的層可以避免上述問題。然而，四層板的小板間電容導致了另一個嚴重的問題：電力傳輸。時鐘數(shù)字IC通常需要大的瞬態(tài)電源電流。隨著 IC 輸出的上升/下降時間縮短，我們需要以更高的速率提供能量。為了提供電荷源，我們通常將去耦電容器放置在非常靠近每個邏輯 IC 的位置。然而，存在一個問題：當我們超出自諧振頻率時，去耦電容器無法有效地存儲和傳遞能量，因為在這些頻率下，電容器將像電感器一樣工作。

　　由于當今大多數(shù) IC 都具有快速上升/下降時間（約 500 ps），因此我們需要一個額外的去耦結構，其自諧振頻率高于去耦電容器的自諧振頻率。電路板的層間電容可以是一種有效的去耦結構，前提是各層彼此足夠接近以提供足夠的電容。因此，除了采用常用的去耦電容器外，我們更喜歡采用緊密間隔的電源層和接地層來為數(shù)字 IC 提供瞬態(tài)電源。

　　請注意，由于通用的電路板制造工藝，我們通常在四層板的第二層和第三層之間沒有薄絕緣體。在第 2 層和第 3 層之間具有薄絕緣體的四層板的成本可能比傳統(tǒng)的四層板高得多。

　　兩個改進的堆棧

　　下面的圖 6 和圖 7 顯示了四層板的兩種改進的疊層。

　　圖 6.圖片由電磁兼容性工程提供。

　　圖 7.圖片由電磁兼容性工程提供。

　　與圖 1 和 2 的疊層一樣，信號走線應鄰近平面，并且電流返回路徑電感應化。在這方面，圖 6 中的堆疊可能并不理想，因為安裝的組件將阻止我們在第 1 層上擁有堅固的接地層。假設我們可以在接地層的堅固部分上布線大部分信號跡線，我們觀察到信號層和平面之間的絕緣體很薄，這是非常理想的。

　　圖 6 和圖 7 中的疊層有兩個接地層。這使我們能夠擁有低阻抗接地結構并減少共模輻射。此外，在圖 6 中，接地層包圍信號層。作為屏蔽層，這些平面可以容納來自高速信號跡線的輻射。我們甚至可以在電路板的外圍放置縫合過孔，將兩個接地層連接在一起。這將創(chuàng)建一個法拉第籠并進一步遏制輻射。圖 7 中的層疊平面不能充當屏蔽層。

　　通過這兩個堆疊，我們就沒有電源層了。我們可以使用電源澆注或網(wǎng)格電源結構。如果我們可以布置信號和電源走線并將組件安裝在一層（第 1 層）上，則可以采用圖 7 中的疊層（該疊層具有堅固的接地層）。然而，如果我們沒有足夠的空間來容納所有這些，我們可以使用圖 6 中的堆棧。

　　盡管這兩個疊層沒有堅固的電源層，但電源層非常靠近接地層。因此，功率注入和接地層將產(chǎn)生相對較大的電容，可以充當高頻下的去耦結構。備受尊敬的 PCB 設計師 Rick Hartley 提供了測量數(shù)據(jù)，證實圖 6 和圖 7 的電源層和平面之間的去耦優(yōu)于傳統(tǒng)四層板的接地層和電源層提供的去耦（圖 1 和 2 ））。使用改進的疊層的去耦結構以及常用的去耦電容器，我們可以更輕松地為高速數(shù)字 IC 提供瞬態(tài)電源。