這里摘譯《IEEE TRANSACTIONS ON POWER ELECTRONICS JULY 1999Vol.14No.4》中“DesignofMicrofabricatedInductors"一文中“DesignBasedonASimplifiedModel"一節,作為前述“高頻低造型電源變壓器的設計與應用”一文的補充,以饗讀者。有欲詳細了解者,請閱原文。
微型電感器的簡化模式設計
DesignofaSimplifiedModelformicrofabricatedInductors
摘要:
考慮了制作微型電感器時可能的構造,通過控制坡莫合金磁心的各向異性或者圖樣的準分布間隙,用其調節磁導率來達到要求的電感量值。
1引言
??? 最近,許多文獻中提出了采用薄膜磁性材料制造微型變壓器的方法,使人們看到了有望采用微制造技術使功率變換器實現微型化。采用薄膜微制造技術能夠制造極其精細的圖樣結構,使其控制渦流損耗,從而可以在20MHz以下采用金屬磁性合金。金屬磁性合金一般具有較高的磁通密度、較低的磁滯損耗,通過設計及專門的優化,可以達到很高的效率和較高的功率密度。圖1中示出了針對分布或準分布間隙電感器的一種設計方法,這種電感器可以用于功率變換電路中。選擇脈寬調制(PWM)降壓變換器作為說明的例子,其計算方法也可用在其他變換器結構中。
2簡化模式的定義
首先分析端匝,其橫向寬度Slat需靠近磁心,匝間的橫向間隔St可以忽略(見圖1)。第一步,計算出單位面積的損耗和控制的功率。假設窗口區的磁場為水平方向,這樣,在繞組中的交流損耗可以用一維分析來估算,只要根據導體高度hc和穿透深度δe間的比例進行??梢杂媒涣?a target="_blank">電阻因子Fr(hc/δc)=Rac/Rdc來描述。對電流波形,可以用傅里葉表達式,對于每個重要諧波K,估算Frk因子。
如果采用各向異性NiFe合金作磁心,主磁通往往可以參照無滯后的磁化軸方向??刂茰u流損耗,把疊層磁心淀積成多層膜。對每層和每個磁通密度波形的重要諧波進行損耗估算,并加在一起。作這種估算時,假設磁通密度與各層是平行的。
3簡化模式的磁心優化
圖1平面電感器近似設計法的示意圖(a)和頂視圖(b)
可以參考降壓變壓器應用的設計技術條件,選擇:輸入電壓Uin,輸出電壓Uo,直流輸出峰-峰紋波電流Idc,r=△Ipp/Idc,開關頻率ω=2πf。
根據后敘式(9),繞組中的功率損耗可以借助于增加導體高度hc而減小。不過,這種改善是忽略了導體大于2倍穿透深度。作近似分析時,hc可以選擇大約1~2個穿透深度。對忽略的因素進行考慮時,可使hc更精確的優化。對于磁心中的功率損耗,層數N的增加幾乎可以忽略。考慮制造成本,應當優化N,在此,假設某一個層數。這樣磁心的高度可以對最大功率密度予以調節,得出(例如,對該降壓變換器應用)表達式
式中,A為“有效的”器件區域,ρs和ρc分別表示磁心和導體的電阻率,D是變換器的占空比,Kcore是計量磁心中諧波損耗的因子,而|a1|=2sin(Dπ)/[π2D(1-D)]是電流波形的第一個傅里葉系數。可變的Bpk為交流磁通密度峰-峰值的一半。對于最佳設計,總的磁通密度峰值應接近(或等于)飽和量級Bsat。因此選擇Bpk=Bsat/(1+2/r),這樣使Bdc+Bpr=Bsat,對最大功率密度的表達式(1)作為給定系數的函數。
表1對5MHz零電壓開關降壓變換器的電感器設計實例。
表上部為設計輸入參數,下部為輸出
符號 |
名稱 |
數值 |
---|---|---|
技術條件 | ||
f |
頻率 |
5MHz |
IDC |
輸出電流 |
1A |
△IPP |
電流脈動 |
3A |
Uin |
輸入電壓 |
40V |
Uo |
輸出電壓 |
5V |
材料數據與技術參數 | ||
N |
磁心疊層數 |
12 |
hsmax |
磁心最大允許高度 |
16μm |
Bsat |
飽和磁通密度 |
1.1T |
ρc |
導體(Cu)的電阻率 |
2μΩ-cm |
ρs |
鐵心(80%NiFe)的電阻率 |
20μΩ-cm |
hsep |
縱向分隔鐵心 |
15μm |
Wcon |
與鐵心接觸寬度 |
40μm |
Sres |
光刻膠凸條的斜度 |
5.5 |
器件參數 | ||
L |
需要的電感值 |
292nH |
μr |
設計要求的磁導率 |
490 |
D |
轉換器的占空比 |
12.5% |
hs |
磁心總高度 |
12.0μm |
δs |
在5MHz時磁心的穿透深度 |
2.25μm |
Ws |
磁心的長度(參見圖1) |
9.2mm |
BPK |
磁通密度波動值 |
0.66T |
σ |
電流密度 |
3.75A/m2 |
St |
每匝線圈的間隔寬度 |
76μm |
Wt |
每匝線圈的等效寬度 |
266μm |
hc |
導體高度 |
54μm |
δc |
在5MHz下導體的穿透深度 |
32μm |
SLat |
靠近磁心的橫向寬度 |
534μm |
n |
匝數 |
3 |
Kend |
端匝損耗電阻因子 |
1.29 |
Ks |
由端匝引起的長度因子 |
1.22 |
Kc |
由St和SLat引起的寬度因子 |
2.62 |
計算性能 | ||
isat |
使磁心飽和的電流 |
2.5A |
RDC |
設計的DC電阻 |
101mΩ |
Fr |
設計在5MHz下的交流電阻因子 |
1.05 |
Kwind |
即Pwind=KwindRDCI2DC |
1.82 |
Pwind |
設計繞組中的總損耗 |
183mW |
Kcore |
諧波磁心損耗因子 |
3.62 |
Pcore |
設計磁心中的總損耗 |
136mW |
Wstot |
器件總長度 |
11.2mm |
2Wc.tot |
器件總寬度 |
4.2mm |
|
輸出功率 |
5.0W |
|
功率密度 |
10.6W/cm2 |
η |
設計的效率 |
94.0% |
表1中的參數是假設的一個例子。
在上述的最佳設計中,磁心和繞組之間的分布功率損耗,即Pcoreloss/Pwind1oss=2/3。一般來說,只要忽略磁滯損耗,磁心疊層薄到和穿透深度可以相比,電感要求可用調節磁導率來滿足的話,則圖1構造的平面電感器和變壓器,所有的優化設計將保持這個比例。
4電感調整
滿足電感要求的一種方法是調整磁心的磁導率,這就產生了一個有利的磁場構造,避免了優化過程中引入的電感抑制。
對優化設計,為了獲得要求的電感,需要有效的磁導率
式中σopt(η)是單位導體寬度,在效率為η時的電流密度。對于一個優化設計來說,一旦選定效率η,就完全指定了磁導率μr。
例如,假設表1中的參數,忽略了端匝和其他“無效”間距,以95.5%<η<98.5%范圍設計,則相對磁導率的數值可能在100<μr<400范圍內,如圖3所示。對于某一個確定的效率,實際設計一般需要比圖3中所示的磁導率要高,這是因為靠近磁心的間距和絕緣匝的間距,在簡化模式分析中被忽略了,所以,增加了磁路的長度(見圖1)。電感中電流的波形如圖4所示。
圖2疊層數N=12的功率密度與功耗百分數的關系曲線。二座標軸均用對數值,參數已在表1中假設。
圖3給定疊層數N=12時的磁導體與功耗百分數的關系曲線。二座標軸均用對數值,參數已在表1中假設,忽略了端匝和其他“無效”區
?
評論