????? 【前言】

　　切換式電源產(chǎn)品在做驗證時，經(jīng)常會遭遇到ESD的相關(guān)問題，有時處理起來需花費非常多的時間，筆者從事切換式電源電路設(shè)計多年，希望能藉由之前ESD對策的經(jīng)驗與ESD的相關(guān)理論基礎(chǔ)做個整理，讓目前正從事或未來想從事切換式電源設(shè)計的人員對靜電防制技術(shù)能有初步的認識。

　　本文章內(nèi)容包括靜電的介紹，切換式電源的ESD測試法規(guī)與測試方法，切換式電源的ESD防制觀念，ESD防制方法與ESD問題解決方式等。

　　靜電介紹

　　多數(shù)的物體皆會儲存電荷，而所謂的靜電，即物體表面的電荷分布不平衡，當正電荷分布較多時帶正電，當負電荷分布較多時則帶負電；當一個帶電的物體靠近或接觸到另一個帶不同電位的物體時，彼此會有電位差，就會產(chǎn)生電子轉(zhuǎn)移的現(xiàn)象，此現(xiàn)象稱為靜電放電，當彼此電位差太大時，會因此產(chǎn)生高電流而導(dǎo)致組件受損。

　　只要是容易累積大量電荷的物體，皆有可能成為靜電放電的來源，大至大型機臺，小至電子零件，涉及的來源十分廣泛，而多數(shù)的電子零件都是帶電荷的組件，人體也是優(yōu)良的帶電荷來源（如下表所示），因此電子產(chǎn)品很容易因人體的靜電將其損壞。

　　切換式電源電路的ESD法規(guī)與測試方法

　　因人體是良好的帶電體，很容易因人體的靜電放電將電子產(chǎn)品損壞，因此安規(guī)就定義了一些ESD的測試規(guī)范與要求，而切換式電源電路的ESD測試規(guī)范是依據(jù)IEC61000-4-2，人體放電模型可由電容及電阻所組成，人體的等效電容容值約150pF，因此IEC便依此概念，利用一個高壓電源對人體的等效電容充電，而串聯(lián)的高電阻（50M~100M）是為了防止充電電流過高的電磁干擾，待充電電容儲存到高壓電源的電壓后，由靜電槍的放電開關(guān)（如圖一的切換開關(guān)）來控制放電，在放電時電荷會經(jīng)由一串聯(lián)電阻（330ohm）放電到待測物（DUT， device under test），其等效測試線路如下：

圖一

　　IEC61000-4-2所規(guī)范儀器校正時的測試標準如圖二所示，用一鐵箱（法拉第空箱）將示波器置于箱中，并用幅射吸收材置于鐵殼內(nèi)以防止干擾，靜電槍由外部透過一個2ohm阻抗進入到示波器，即可量測放波形，其測試圖與波形圖需符合下面表一所示，放電波形必需達到0.7~1ns的上升時間到第一個放電電流的最高值，在30ns后仍能保持最高值電流的一半以上，在60ns后仍能保持最高值電流的1/4以上，才能符合IEC61000-4-2的規(guī)范。

圖二

表一?? IEC61000-4-2 測試標準電壓／電流值

　　IEC61000-4-2 規(guī)范的放電方式分成兩種，依安規(guī)申請的不同而有不用要求，規(guī)范有接觸放電 （Contact Discharge）與空氣放電（Air Discharge）如表二所示：

表二

　　ESD測試方式為：

　　1. 各測試點正負各２５次以上

　　2. 放電間隔至少１秒

　　3. 充電電壓的誤差范圍要在５％以內(nèi)

　　而ESD測試結(jié)果可依不同狀況做不同等級申請，如表三所示：

表三

　　切換式電源的ESD防制觀念

　　在開始介紹防制之前，我們先了解一下靜電放電的基面概念。

　　由電子學(xué)的觀念，兩個導(dǎo)體之間皆有一電容值，利用電容儲能的概念可以解釋電荷累積的情形，像兩金屬板的電容可由公式， A為兩金屬板之間接觸的面積，d為

　　金屬板之間的距離，∈是兩金屬板之間的材質(zhì)（介電系數(shù)）。

　　而電容值與儲存的電荷（Q）及跨于電容間的壓差（V），可由Ｑ＝Ｃ×Ｖ來表示。

　　電容中所儲存的能量則可由來表示。

　　由上述公式可對于儲存電荷，電壓及能量大小有些許的認識。當靜電發(fā)生時，電荷可能會快速的消失，也可能透過上述電容儲能的概念被儲存起來，當物體的靜電累積到一定的量時，藉由后端所接的電路做放電。

?

　　在靜電放電時所產(chǎn)生的高電壓，電流，可能會對DUT（切換式電源）造成的影響包括：

　　1） 訊號失真：在IC或電子電路里，可能透過PCB板或組件，將靜電放電釋放的瞬時能量耦合到內(nèi)部電路，造成訊號干擾，誤觸而造成訊號失真，像是保護線路誤動作。

　　2） 組件損壞：針對半導(dǎo)體組件，像MFET，Diode等切換開關(guān)，可能會因靜電放電所產(chǎn)生的高電壓或電流擊穿組件，或是連續(xù)的瞬時突波電流在P-N接面造成熱效應(yīng)損壞組件（heat breakdown），也有可能因距離太近，讓電場耦合經(jīng)由非預(yù)期的路徑而造成組件損壞。

　　ESD防制方法

　　在做電路初期規(guī)劃設(shè)計時，若能先將ESD相關(guān)對策放入，則能事半功倍，而在ESD一開始的防制部份，最重要的是建立疏導(dǎo)路徑。

　　切換式電源供應(yīng)器大多以絕緣材質(zhì)的外殼密封，或是有鐵殼做包覆，因此對外裸露的部份只有接地鐵殼與輸出導(dǎo)線，提供了靜電放電測試時的測試點。一般三線輸入時，需要從輸出端開始預(yù)留一條疏導(dǎo)路徑回到輸入端的地，若是兩線輸入（輸入沒有地線），則需從輸出端預(yù)留疏導(dǎo)路徑回到輸入側(cè)的火線或中性線。

　　跨接于一二次側(cè)的組件，包括光耦合器，Y 電容與變壓器，當二次的電荷增加時，此三個組件會等效將二次側(cè)的電荷回到一次側(cè)，通常流過Y電容的電荷會較多，因其容量小（《4700pF），高頻時的阻抗低，因此一般疏導(dǎo)路徑會以Y電容兩端定為一二次側(cè)快速放電路徑。

　　在所規(guī)劃的疏導(dǎo)路徑上要盡可能避開半導(dǎo)體組件，以防因電荷的累積造成零件的損壞。

　　以通嘉科技PWM IC LD7538設(shè)計的返馳式切換式電源為例，圖三紅色圖標為其疏導(dǎo)路徑，且為三線式輸入電源，若一次側(cè)的地與二次側(cè)的地直接相連，則電荷由二次側(cè)輸入時可快速藉由一次的地疏導(dǎo)。

圖三

　　圖四為二線式輸入電源，若一次側(cè)沒有地的回路，則電荷需由輸入的火線或中線做疏導(dǎo)，因此將二次側(cè)的地直接接至Y電容二次側(cè)的地，再將Y電容的地盡量的靠近橋式整流端的地，再回到火線或中線。

圖四

?

　　除了Y電容外，電荷也會由輸出的地經(jīng)由變壓器二次側(cè)耦合至一次側(cè)，因此變壓器初級側(cè)的Vcc走線也需注意，如圖五所示，將變壓器的地直接接至Vcc電容的地后，直接接至橋式整流的地，再回到火線或中線，可讓電荷經(jīng)由初級側(cè)的火線與中線快速將能量釋放。

圖五

　　除了一次側(cè)變壓器的地之外，變壓器Vcc的正端也會耦合電荷，其會經(jīng)過Vcc Diode再進入IC Vcc的正端（圖六），若IC的Vcc太敏感或不夠強壯即會造成IC誤動作或損壞，一般加強的方法有：

　　1. 在靠近IC的Vcc pin對地增加一MLCC電容，吸收Vcc的突波電壓。

　　2. 在Vcc進IC的路徑上串聯(lián)一Bead，抑制其突波電流。

　　3. 在Vcc進IC的路徑上串聯(lián)一電阻，抑制其突波電壓與電流。

?
圖六

　　在疏導(dǎo)路徑上，我們會在Y電容兩端會加一尖端放電的銅箔（如圖七黑色框框所示），當初次級的電荷電壓累積到某個電壓值時，可透過此銅箔做放電，一般經(jīng)驗值是1mm等于1KV，例如放電銅箔尖端的距離為5mm，即表示當電壓高過5KV時，會藉由此尖端將電荷由次級側(cè)回到初級側(cè)，因此次級側(cè)對初級側(cè)的電壓即可壓制在5KV以下，如此即可增加次級的靜電耐受性，一般Y電容兩端的放電銅箔距離即為安規(guī)的最小空間距離。

　　另外，切換式電源供應(yīng)器為了符合EMI要求，會在輸入端放入共模電感，此電感的高頻阻抗會阻礙電荷的放電，因此也會在共模電感的同相兩端加一尖端放電的銅箔（如圖七紅色框框所示）來幫助電荷的移動。因為為同電位，所以兩尖端的距離愈小愈好，只需考慮產(chǎn)在線不會連錫的距離即可。

圖七

　　圖八是反馳式電源供應(yīng)器的電路板布線圖，紅色部分為GND疏導(dǎo)路徑，由最右邊輸出的地點經(jīng)由一跳線接至Y電容次級側(cè)的地，再由Y電容初級側(cè)的地直接回橋式的地，再回到火線與地線。棕色部份為初級側(cè)變壓器的地，直接接回大電容而不經(jīng)過IC周邊訊號的地，制造一條讓電荷快速流過的路徑。

圖八

　　圖九棕色標示為變壓器Vcc正端，經(jīng)由一二極管后串聯(lián)一電阻再進到IC，此電阻即為壓制突波電壓／電流所用，而進到IC前再并聯(lián)一電容做吸收突波電壓所用。

　　圖九紅色標示為尖端放電點，分別在第一級EMI電感，第二級EMI電感與Y電容上，Y電容二側(cè)采用圓形PAD放電方式。

圖九

　　ESD問題解決方式

　　先確認因ESD而產(chǎn)生之故障現(xiàn)象，一般來說，ESD造成的故障現(xiàn)象包括：

　　1. 機臺有跳火的現(xiàn)象（不在規(guī)劃的放電PAD上）

　　2. 機臺進入保護模式（auto or latch）

　　3. 整個機臺損壞。

　　A. 若機臺有跳火的現(xiàn)象，一般為絕緣不足或距離不夠所致，對策方式為：

　　a.1可先用Hi-pot做一二次側(cè)的絕緣測試，將Hi-pot的電壓慢慢的往上調(diào)整，當一二次側(cè)的絕緣或距離不足時，即為產(chǎn)生跳火而致使漏電流超過10mA，Hi-pot機跳離。尤其是變壓器內(nèi)部或散熱片與周邊零件的距離，用此法可快速檢測機臺一二次側(cè)之間的距離問題。

　　a.2將輸入端的火線／中線／地線全部接在一起下地，然后再去測ESD（機臺沒開機），此方式是檢測當有外部電荷進入時，是否電荷是依循規(guī)劃路徑在走，只在放電PAD上有跳火。用此方式可以在不傷機臺的情況下（因沒有開機）先確認組件之間的距離是否足夠，若不夠即會跳火。

　　a.3在ESD測試時，可關(guān)燈確認跳火現(xiàn)象是在哪一個部份，一般跳火可用方式為：

　　a.3.1增加熱縮套管，加強絕緣。

　　a.3.2修改layout，增加組件之間距離。

　　a.3.3在跳火處涂上白膠，增加其絕緣強度。

　　B. 若機臺進入保護模式，對策方式為

　　b.1先判斷與此現(xiàn)象相關(guān)的電路部分，看哪一部份電路動作會導(dǎo)致此保護現(xiàn)象，然后先將此保護模式關(guān)掉。例如測試ESD造成電源latch，就先將IC 會進到latch 的功能先Disable，看是否為IC周邊線路誤動作導(dǎo)致IC進到latch。

　　b.2若不是保護線路問題，即可能為IC被干擾，對IC來說，操作電流或操作電壓愈小的pin腳愈容易被干擾（pin腳呈現(xiàn)高阻抗），確認IC哪個腳位的操作電流很小，設(shè)法增加一小電容去濾波或在pin腳前端串聯(lián)一電阻做干擾訊號的衰減，在切換式電源IC里，CS pin因操作電壓較低，故較容易受干擾，因此CS pin的layout 要極為注意；另外，TL431的地也很重要，在規(guī)劃TL431的地時，最好連接于疏導(dǎo)電路的后端（讓大多的電荷先走過疏導(dǎo)電路再進入TL431的地），或于輸出端并聯(lián)一顆MLCC電容再接至此（讓此電容做突波的衰減）。

　　b.3 IC 的所有腳位不可空接， 空接的腳位很容易受外來干擾而被誤動作，需以電容或電阻連接至Vcc或接地來拉高或降低其電位。

　　b.4 IC的Vcc腳也可能因太大的突波而干擾IC內(nèi)部運作，可串接電阻，并電容來減少突波。

　　b.5若仍無法找到保護問題，則需用隔離探棒同時量測gate與IC各pin之間的波形，確認是何pin誤觸IC進到保護模式。

　　C. 若機臺整臺損壞，對策為：

　　c.1機臺會損壞表示電荷疏導(dǎo)不足，讓電荷進入組件或IC造成損壞，先確認機臺的疏導(dǎo)路徑是否如之前所提，半導(dǎo)體組件不要經(jīng)過疏導(dǎo)路徑，而疏導(dǎo)路徑的銅箔要盡量加粗來使電荷快速放電。

　　c.2可增加Y電容的容值，降低高頻時Y電容的阻抗，增加流過此路徑的電荷。

　　c.3 若IC有高壓pin，可在此腳并聯(lián)一電容來吸收突波電壓。

　　c.4 有些IC的輸入／輸出端很容易被打穿，在設(shè)計上要極小心；輸入即為Vcc端，前面有介紹可外加電容，電感或電阻來壓制，要注意IC的Vcc絕不能超過其最大額定值，因IC的輸出端有一個totem pole，而輸出端與Vcc存

　　在一個上臂的MFET，若Vcc超過此MFET的Vds即可能打穿IC的Vcc至Vgate，讓輸出一直為高電位。輸出即為驅(qū)動端，有時會因MFET較大的Cgd而讓電荷經(jīng)由驅(qū)動端灌入，可于驅(qū)動端串聯(lián)一電感來抑制其突波電流，或增加一電容對地來吸收突波。

　　c.5注意組件的選擇與layout，對ESD的高頻線路來說，寄生電感的影響非常大，在layout 時要將power trace（大電流在走動的線路）布的愈粗，愈短愈好，以減少其寄生電感；而在組件的選擇上，偵測電阻也盡量要選用無感電阻。回路上的電感愈大，其感應(yīng)的逆向電壓也愈大，此產(chǎn)生的逆向電壓有可能導(dǎo)致IC損壞。

　　c.6若仍找不出損壞的原因，可用一外加TVS（速度較快），并接于可能發(fā)生過電壓的地方做限壓，或并聯(lián)一二極管作負壓的放電。
?

　　結(jié)語：

　　ESD的防制其實重點在于放電路徑的規(guī)劃與相關(guān)原理的了解，只要在一開始做電路設(shè)計時有先考慮ESD快速放電路徑，問題就可以解決一半。而相關(guān)原理則包括了解靜電測試時的標準測試線路（一個150pF的電容與330?的串聯(lián)電阻），

　　電荷公式Ｑ＝Ｃ×Ｖ與能量公式，

　　當電容充滿電壓并對待測物放電時，待測物上有哪些路徑會讓電荷走過？哪些組件可以幫助電荷放電，哪些組件會妨礙電荷放電，易受干擾的組件要如何接到訊號源而不受ESD干擾等，利用串聯(lián)電阻抑制突波電流與電壓，串聯(lián)電感抑制突波電流，并聯(lián)電容抑制突波電壓等方式，可改善大部份ESD造成的干擾問題。