前言

在這一期的Samtec虎家大咖說節(jié)目中，Samtec信號完整性（SI）和電源完整性（PI）專家Scott McMorrow、Rich Mellitz和Istvan Novak回答了觀眾的提問。與會者提出了關于信號完整性和電源完整性設計的問題，這些問題反映了一些新興的工程挑戰(zhàn)。Scott、Rich和Istvan在回答中強調(diào)了嚴格分析、細節(jié)工具表征以及深入理解基本原理的重要性。

照例，我們截取了部分討論的重點內(nèi)容。一如既往，分享給大家，希望拋磚引玉，帶來一些不一樣的思考。

?

讓我們以一問一答，開啟本次技術分享~

SI和PI設計的推薦裕量是多少？

SI/PI設計所需的裕量在很大程度上取決于具體的項目要求和積累的經(jīng)驗。

雖然實驗設計（DOE）可用于分析測量參數(shù)與產(chǎn)品質(zhì)量和良率的關系，但必須考慮關于可接受缺陷率的業(yè)務決策。一些工程師依靠直覺或大量測量活動來理解這些關系。最終，確定必要的裕量是分析、經(jīng)驗和業(yè)務目標的復雜相互作用。

垂直功率傳輸何時比水平傳輸更有優(yōu)勢？

盡管垂直功率傳輸對大電流設計有優(yōu)勢，但其廣泛應用取決于支撐基礎設施和組件的可用性。隨著設計中的電流需求達到數(shù)百安培級別，預計會有一個漸進的過渡。垂直放置的標準化封裝尺寸和技術成熟度等因素也在決定平衡點方面發(fā)揮作用。目前，它實際上仍處于實驗階段。

增材制造如何用于信號完整性設計，其局限性是什么？

目前，SI設計中的增材制造主要用于創(chuàng)建互連、替代連接器和制造小批量PCB原型。然而，3D打印組件的材料特性給高速、低損耗互連帶來了挑戰(zhàn)。導電性、尺寸精度、可重復性和表面粗糙度仍然是信號路徑中高頻性能的重大問題。

不過，屏蔽方面確實存在機會。從長遠來看，可打印材料和工藝控制的進步可能會擴大增材制造在SI設計中的適用性。它有很大的潛力，但一旦解決了性能問題，批量生產(chǎn)的挑戰(zhàn)可能仍然存在。

模擬SI/PI的挑戰(zhàn)是什么，如何確保準確性？

準確模擬需要仔細考慮各種因素，包括模型準確性、計算資源和現(xiàn)代系統(tǒng)的復雜性。由于難以同時測量系統(tǒng)的各個方面，模擬變得至關重要。

然而，必須根據(jù)已知基準和物理測量對模擬器進行表征，以了解其誤差范圍和局限性—— 這一點再怎么強調(diào)也不為過。這種表征過程有助于避免不準確的結果，并確保模擬準確反映系統(tǒng)的實際行為。

為什么沒有PI的正式規(guī)范和標準？

建立電源完整性的正式標準具有挑戰(zhàn)性，因為很難對電源分配網(wǎng)絡進行局部化分析。與可以隔離信號的信號完整性不同，電源分配會影響整個系統(tǒng)。此外，硅和封裝設計信息（這對準確的電源完整性分析至關重要）通常是專有的，制造商不易共享。

電源分配網(wǎng)絡缺乏標準化，使得難以定義普遍適用的測試點或合規(guī)標準。

在BGA封裝中，將電源焊球放置在差分對信號焊球旁邊會有什么后果？

將電源焊球直接放置在差分對信號焊球旁邊會對信號完整性產(chǎn)生負面影響。這種配置會破壞信號的局部返回路徑，導致耦合到電源傳輸網(wǎng)絡中。這可能會引入噪聲并降低信號性能。

如果必須這樣做，請確保對稱放置，并使用地來傳輸瞬時返回電流。理想情況下，接地焊球應圍繞差分對，以實現(xiàn)最佳信號完整性。

專注高速串行鏈路的SI設計人員，優(yōu)先關注設計的哪些關鍵方面？

從事高速串行鏈路設計的新晉SI設計人員應優(yōu)先了解過孔的設計和特性。掌握過孔特性、間距、阻抗控制和板內(nèi)能量抑制對于高速設計至關重要。當在靠近射頻或電源電路的地方設計以及處理 EMC/EMI 時，這一點變得更加重要，但所有的局部化工作都將幫助您了解那里發(fā)生了什么。

鑒于集成電路處理的現(xiàn)代信號處理的復雜性，專注于過孔優(yōu)化和最小化信號失真成為關鍵專業(yè)領域。“遠離嘈雜的開關，”Rich Mellitz 說。

在PCB邊緣附近布線DDR信號有什么影響？

在PCB邊緣附近布線DDR信號可能會由于反射和串擾而增加信號完整性問題的風險。電路板的拐角和邊緣充當電源和接地平面的不連續(xù)點，導致信號反射。在這些邊緣附近放置過孔會加劇問題。

此外，邊緣附近接地過孔的密度降低，限制了信號的返回路徑，增加了串擾的可能性。

底線：將過孔遠離邊緣和拐角，以避免串擾（因為這是我們返回路徑接地較少的區(qū)域）。