利用TDR (時(shí)域反射計(jì))測(cè)量傳輸延時(shí)

隨著時(shí)鐘速率的提高，利用高速示波器有源探頭測(cè)量延時(shí)的傳統(tǒng)方法很難獲得準(zhǔn)確結(jié)果。這些探頭成為高速信號(hào)通路的一部分，并造成被測(cè)信號(hào)的失真，引入誤差。探頭還必須直接置于器件引腳，以消除PCB (印刷電路板)引線長(zhǎng)度產(chǎn)生的延時(shí)誤差，滿足探頭位置的這一要求是困難而復(fù)雜的過程。本文介紹了如何利用TDR (時(shí)域反射計(jì))測(cè)量降低探頭誤差的方法，有助于提高傳輸延時(shí)測(cè)量精度。

分析方法

本文基于以下三個(gè)前提：

1. 利用TDR (時(shí)域反射計(jì))減小探頭誤差。TDR通常用來測(cè)量信號(hào)通路長(zhǎng)度與阻抗變化的關(guān)系。TDR也是測(cè)量傳輸延時(shí)的重要工具。
2. 避免直接探測(cè)。由于加載的原因，有源探頭會(huì)使測(cè)量變得復(fù)雜，并引入誤差。
3. 利用一個(gè)實(shí)例演示這一方法。本文將以MAX9979為例，該芯片為高速引腳電子電路，適合于ATE系統(tǒng)。芯片內(nèi)部集成了雙路高速驅(qū)動(dòng)器、有源負(fù)載以及工作在1Gbps以上的窗比較器。

此處介紹的方法適用于任何高速器件。

TDR原理

TDR測(cè)試方法中，沿信號(hào)通路傳輸高速信號(hào)邊沿，并觀察其反射信號(hào)。反射能夠說明信號(hào)通路的阻抗以及阻抗變化時(shí)信號(hào)延時(shí)的變化，TDR測(cè)試的簡(jiǎn)單示意圖如圖1所示。


圖1. TDR原理，TDR測(cè)量基于反射系數(shù)ρ，其中ρ = (V_REFLECTED/V_INCIDENT)。最終，Z_O = ρ × (1 + ρ)/(1 - ρ)。

從圖1可以得到兩個(gè)重要概念：

1. T_DLY是我們將要測(cè)量的PCB (印刷電路板)引線延時(shí)。
2. Z_O是被測(cè)PCB引線的阻抗。

儀器和評(píng)估板

為了測(cè)量納秒級(jí)的延時(shí)，需要非常快的脈沖發(fā)生器、高速示波器以及高速探頭。我們也可以利用具有TDR測(cè)量功能的Tektronix? 8000 (圖2)系列示波器(TDS8000、CSA8000或CSA8200)，配合80E04 TDR采樣模塊使用。本文采用MAX9979EVKIT (評(píng)估板)、Hewlett Packard 8082A脈沖發(fā)生器和TDS8000/80E04進(jìn)行演示。圖3所示為MAX9979EVKIT部分電路。可以選擇使用任何具有TDR功能的高速示波器和任何高速差分脈沖發(fā)生器，同樣能夠獲得相似結(jié)果。


圖2. Tektronix TDS8000系列具有采樣模式的示波器


查看詳細(xì)圖片(PDF，2.2MB)
圖3. MAX9979EVKIT (部分)

分析中將進(jìn)行以下測(cè)量：

• 從PCB的SMA邊緣連接器DATA1/NDATA1至MAX9979 IC輸入引腳DATA1/NDATA1的延時(shí)。從MAX9979的DUT1 (被測(cè)器件)輸出通過SMA連接器J18的延時(shí)。
• 連接DUT1輸出至CSA8000的測(cè)試電纜延時(shí)。
• 從DATA1/NDATA1輸入至DUT1輸出，通過電纜到達(dá)CSA8000的總延時(shí)。
• 最后，計(jì)算MAX9979的實(shí)際延時(shí)。

DATA1/NDATA1輸入建模

由于人們對(duì)TDR響應(yīng)比較困惑，我們首先利用SPICE仿真器構(gòu)建輸入延時(shí)的模型。然后我們將仿真結(jié)果與實(shí)際測(cè)量進(jìn)行比較，參見圖4。


圖4. 等效輸入原理圖和最終仿真模型

圖4注釋：

• PCB引線設(shè)定為6in長(zhǎng)，阻抗為65Ω。實(shí)際上，這是DATA1/NDATA1 PCB引線的真實(shí)阻抗。理想情況下為50Ω，但我們從TDR測(cè)量結(jié)果將會(huì)看到該值為63Ω。
• NDATA1輸出端接至地。由于DATA1和NDATA1對(duì)稱，而且距離MAX9979引腳的長(zhǎng)度相同，所以僅測(cè)量DATA1的PCB引線。
• 對(duì)信號(hào)發(fā)生器的12in電纜進(jìn)行建模，但實(shí)際傳輸延時(shí)測(cè)量證明并不需要這一建模。

DATA1/NDATA1輸入仿真

圖5所示為TPv3的SPICE仿真波形。


圖5. 圖4所示模型的SPICE仿真(節(jié)點(diǎn)TPv3)，在MAX9979EVKIT DATA1輸入采集到的數(shù)據(jù)。

從圖5數(shù)據(jù)可以得出以下幾點(diǎn)結(jié)論：

• 輸入信號(hào)為階躍函數(shù)。這次仿真中，階躍幅度為0.5V。以此模擬CSA8000產(chǎn)生的TDR信號(hào)。
• 時(shí)間代表模型中不同單元的延時(shí)：
  1. 第1級(jí)表示發(fā)生器的12in電纜。延時(shí)大約為3ns，是實(shí)際延時(shí)的兩倍。實(shí)際電纜延時(shí)為1.5ns。
  2. 第2級(jí)表示DATA1 PCB引線。延時(shí)大約為2ns，PCB延時(shí)為該值的一半，或1ns。
  3. 其它延時(shí)為脈沖通過DATA1 PCB引線的反射。
• Y軸反映了不同元件的阻抗，單位為伏特，可轉(zhuǎn)換為阻抗。
• X軸為單次輸入階躍信號(hào)造成的模擬信號(hào)反射，參照?qǐng)D1對(duì)信號(hào)進(jìn)行比較。這些信號(hào)的長(zhǎng)度代表通過不同元件的延時(shí)。

MAX9979的傳輸延時(shí)測(cè)量

按照以下六個(gè)步驟進(jìn)行傳輸延時(shí)測(cè)量。

第1步：測(cè)量連接DUT1節(jié)點(diǎn)到CSA8000垂直輸入的2in長(zhǎng)SMA電纜的延時(shí)(圖6)。


圖6. 2in SMA電纜的CSA8000 TDR

測(cè)量時(shí)：

• 將2in長(zhǎng)SMA-SMA電纜連接至80E04 TDR模塊的一路輸入，另一端保持開路。
• 利用TDR的下拉菜單進(jìn)行測(cè)量。
• 注意，這看起來很像圖1中的“開路”示例。此處測(cè)得的延時(shí)為804ps，由于是兩倍的電纜延時(shí)，所以電纜延時(shí)為402ps。
• 還需注意的是，第2級(jí)階躍實(shí)際為頂部和底部之間的一半。根據(jù)TDR原理，表示2in長(zhǎng)度電纜實(shí)際阻抗為50Ω。
• 這條2in電纜是我們測(cè)量延時(shí)的通路之一。

第2步：測(cè)量DATA1輸入信號(hào)的PCB引線延時(shí)/阻抗。


圖7. DATA1 PCB TDR阻抗測(cè)量

從該數(shù)據(jù)可以獲得以下幾項(xiàng)信息：

• 圖7與圖5中的仿真曲線相同，證明了模型的準(zhǔn)確性。
• 光標(biāo)用于測(cè)量線路阻抗。第1級(jí)階躍為49.7Ω，代表CSA8000電纜。與我們的預(yù)期結(jié)果一致。
• 第二光標(biāo)顯示97.8Ω，為MAX9979內(nèi)部DATA1/NDATA1兩端的100Ω電阻(參見圖4)。與我們的預(yù)期結(jié)果一致。
• 第2級(jí)階躍阻抗不是50Ω。這一級(jí)為DATA1 PCB阻抗，大約為63Ω。這意味著DATA1和NDATA1的PCB引線不是我們所希望的50Ω。
• 大幅值為150Ω，是額外的50Ω電纜和100Ω電阻，只存在于第3級(jí)反射。

該測(cè)量可以簡(jiǎn)化為：

• 將12in SMA電纜的一端連接至CSA8000。將電纜另一端連接至MAX9979EVKIT的DATA1 SMA輸入連接器。
• 將NDATA1的SMA連接器通過SMA接地，從圖4可以看出這一點(diǎn)。12in SMA電纜的長(zhǎng)度與延時(shí)測(cè)量無關(guān)，但應(yīng)盡可能短。
• 無需對(duì)MAX9979EVKIT供電。該測(cè)量針對(duì)焊接到電路板上的MAX9979進(jìn)行，但不需要上電。有些用戶更喜歡使用沒有焊接器件的電路板進(jìn)行測(cè)量。斷開MAX9979將產(chǎn)生更清晰的3級(jí)階躍信號(hào)，仿真圖1所示開路狀態(tài)。兩種配置下，實(shí)際時(shí)間測(cè)量結(jié)果相同。

圖8. 波形與圖7相同，但為擴(kuò)展后的波形，測(cè)量延時(shí)。

圖8所示，測(cè)量第2級(jí)階躍—DATA1 PCB引線延時(shí)。注意：

• 第1級(jí)階躍為電纜，我們對(duì)其延時(shí)并不感興趣。
• 測(cè)量值為1.39ns，PCB延時(shí)為該值的一半，或?yàn)?.695ns。這一延時(shí)確實(shí)大于模型的延時(shí)，但我們僅利用模型估算延時(shí)加以比較。
• 測(cè)量在信號(hào)的傾斜沿進(jìn)行。這些傾斜沿代表電路板SMA和MAX9979 DATA1引腳的電容效應(yīng)。因此，在這些傾斜沿之間進(jìn)行測(cè)量能夠確保測(cè)試結(jié)果包含了SMA和PIN延時(shí)。還需注意的是，波形中存在凸峰：這是SMA連接器與電路板之間的電感產(chǎn)生的。由此，需要在凸峰之前進(jìn)行測(cè)量，以確保獲取完整的電路板延時(shí)。進(jìn)一步的TDR測(cè)量讀數(shù)將突顯這些電容和電感造成的傾斜沿和凸峰。

第3步：測(cè)量DUT1輸出信號(hào)的PCB引線延時(shí)/阻抗。


圖9. DUT1 PCB TDR延時(shí)和阻抗測(cè)量

圖9所示示波器波形是采用與圖7、圖8相同的設(shè)置產(chǎn)生的。我們現(xiàn)在采用一條2in長(zhǎng)SMA電纜連接CSA8000 80E04模塊和MAX9979EVKIT的DUT1 SMA。注意：

• 第1級(jí)階躍表示2in電纜。TDR信號(hào)為0.5V，第1級(jí)階躍為250mV。說明我們電纜的阻抗為50Ω，與預(yù)期情況一致。
• DUT1延時(shí)是在兩個(gè)傾斜沿之間進(jìn)行測(cè)量得到的，與上述DATA1測(cè)量說明相同。然而，需要注意的是：這些傾斜沿之間的電平同樣為50Ω。該值表明較短的DUT1 PCB金屬線非常接近于理想的50Ω。
• 從上述內(nèi)容得到DATA1引線阻抗為63Ω，DUT1節(jié)點(diǎn)阻抗為50Ω。這意味著DATA1輸入的金屬線寬比DUT1輸出的線寬窄。理想情況下，它們應(yīng)該相同。TDR測(cè)量發(fā)現(xiàn)了這一差異，這不一定是系統(tǒng)錯(cuò)誤。DUT1引線阻抗稍高是由于較窄的金屬線造成的，但它同時(shí)也減小了DATA1金屬線的電容。數(shù)據(jù)線是最長(zhǎng)的引線，為了保證最寬頻帶的要求，該電容應(yīng)盡量小。
• DUT1的PCB延時(shí)很難測(cè)量，其阻抗與電纜相同。如果MAX9979沒有焊接到電路板上，我們將看到“開路”狀態(tài)的三級(jí)階躍信號(hào)。但是，在焊接了MAX9979的條件下仍然可以測(cè)量到這一延時(shí)。通過檢查電容效應(yīng)產(chǎn)生的傾斜沿，可以看出SMA連接器在電路板的焊接位置以及MAX9979 DUT1引腳的位置。我們同樣可以查看SMA連接器電感產(chǎn)生的凸峰，確認(rèn)它處于兩個(gè)傾斜沿之間。解決了這些問題，可以測(cè)得延時(shí)為360ps，將該值減半，得到實(shí)際DUT1 PCB電路板的延時(shí)，該延時(shí)為180ps。

第4步：用兩條相同的SMA電纜連接差分信號(hào)發(fā)生器，測(cè)量CSA8000的基線延時(shí)。


圖10. 測(cè)量來自發(fā)生器的DATA1/NDATA1信號(hào)

圖10所示，C1和C2是兩個(gè)互補(bǔ)PECL信號(hào)，幅值大約為450mV。這些DATA1和NDATA1信號(hào)直接由外部的信號(hào)發(fā)生器產(chǎn)生，送入CSA8000輸入。我們采用CSA8000的20GHz采樣探頭，從該數(shù)據(jù)可得出以下結(jié)果：

• M1是差分信號(hào)C1 - C2的數(shù)學(xué)計(jì)算值，幅值為900mV，10%/90%上升和下降時(shí)間接近于700ps。這意味著DATA1/NDATA1信號(hào)上沒有任何干擾。
• 我們還對(duì)Crs或M1差分信號(hào)的過零點(diǎn)進(jìn)行測(cè)量，測(cè)得數(shù)據(jù)為29.56ns。觸發(fā)示波器，我們僅關(guān)注這些過零點(diǎn)中的一個(gè)。給MAX9979上電，然后測(cè)量相同過零點(diǎn)，因?yàn)樗峭ㄟ^整個(gè)電路板的延時(shí)。
• 該延時(shí)還包括兩條輸入電纜的延時(shí)，因?yàn)檫@些電纜也被用于測(cè)量通過電路板的信號(hào)延時(shí)，其延時(shí)相互抵消。盡管如此，最好還是使用盡可能短的電纜，只是該延時(shí)對(duì)傳輸延時(shí)測(cè)量并不重要。

第5步：MAX9979EVKIT上電。


圖11. MAX9979上電并為CSA8000的50Ω負(fù)載產(chǎn)生3V信號(hào)

將DATA1和NDATA1信號(hào)連接至已上電的MAX9979EVKIT的DATA1/NDATA1輸入。使用與第4步相同的電纜。按照傳輸延時(shí)測(cè)量技術(shù)資料的規(guī)定，將MAX9979設(shè)置為規(guī)定的0V至3V信號(hào)，并將輸出端接至50Ω。本例中，50Ω負(fù)載為CSA8000輸入，從圖11獲得的數(shù)據(jù)點(diǎn)顯示：

• 當(dāng)前的輸出信號(hào)幅值為0V至1.5V，與預(yù)期情況一致，由于50Ω負(fù)載的存在而被除以2。
• 上升和下降時(shí)間完全在MAX9979的技術(shù)指標(biāo)范圍內(nèi)。由此，我們可以確認(rèn)由干凈、有效的DATA1/NDATA1驅(qū)動(dòng)產(chǎn)生完好、干凈、有效的輸出。
• CSA8000保持與第5步相同的設(shè)置，觸發(fā)方式與第4步相同。我們可以看到過零點(diǎn)為33.77ns。

第6步：計(jì)算MAX9979的傳輸延時(shí)。

通過MAX9979EVKIT的總延時(shí)為：

33.77ns - 29.56ns = 4.21ns

計(jì)算測(cè)量結(jié)果：

• 減去0.695ns的DATA1 PCB引線延時(shí)，所得延時(shí)為3.515ns。
• 減去0.18ns的DUT1 PCB引線延時(shí)，所得延時(shí)為3.335ns。
• 減去CSA8000的2in電纜延時(shí)，該延時(shí)為402ps，所得延時(shí)為2.933ns。

MAX9979技術(shù)指標(biāo)中，這種配置下的標(biāo)稱延時(shí)為2.9ns。這里，我們可以得到焊接了MAX9979的評(píng)估板的延時(shí)為2.933ns，非常接近于預(yù)期值。

總結(jié)

以上分析表明利用TDR測(cè)量傳輸延時(shí)具有以下優(yōu)勢(shì)：

• 傳輸延時(shí)測(cè)量結(jié)果非常準(zhǔn)確。
• 無需有源探頭(避免由此引入的誤差)。
• 簡(jiǎn)單技巧可用于絕大多數(shù)傳輸測(cè)量。
• 阻抗測(cè)量保證正確的連接器和PCB引線阻抗。
• 利用TDR信號(hào)能夠分析信號(hào)通路的附加電容和電感，必要時(shí)可作為重新設(shè)計(jì)的反饋信息。
• 簡(jiǎn)化模型和仿真工具確保獲得正確結(jié)果，并可驗(yàn)證測(cè)量配置。
• 采用良好的測(cè)試方法測(cè)量關(guān)鍵指標(biāo)。

隨著信號(hào)速率的提高，時(shí)序測(cè)量的誤差和錯(cuò)誤會(huì)造成不正確的電路規(guī)劃、器件選擇及系統(tǒng)設(shè)計(jì)。高速測(cè)量中保持良好的方法能夠避免亡羊補(bǔ)牢造成的損失。本文著重強(qiáng)調(diào)了這些良好的設(shè)計(jì)習(xí)慣。