工藝微縮是集成電路制造技術(shù)發(fā)展的最重要的特征之一。集成電路（又稱芯片）是將微型化的晶體管、電阻器（簡(jiǎn)稱電阻）、電容器（簡(jiǎn)稱電容）、電感器（簡(jiǎn)稱電感）等元器件，以及器件之間的互連線，通過半導(dǎo)體工藝集成在晶片表面上的具有特定功能的電路，因此集成電路與工藝微縮密不可分。工藝微縮表現(xiàn)為隨著工藝能力的提高，可以加工出更小尺度的器件，這也就意味著在相同面積的芯片上可以集成更多的器件。

集成電路中的有源區(qū)、柵、接觸孔、金屬互連線等關(guān)鍵部位的大小和間距等關(guān)鍵參數(shù)稱為特征尺寸，具備某一系列特征尺寸的技術(shù)稱為技術(shù)節(jié)點(diǎn)或技術(shù)代，如20世紀(jì)的0.35um技術(shù)代或技術(shù)節(jié)點(diǎn)，21世紀(jì)初的90um技術(shù)代，當(dāng)前14nm/10nm技術(shù)代等。在不同的技術(shù)節(jié)點(diǎn)，決定電路集成度的特征尺寸有所不同。總之，特征尺寸的縮小會(huì)帶來集成度的提高，從而提高芯片性能，降低單位制造成本，所以說，集成電路技術(shù)的進(jìn)步是以提高集成電路性價(jià)比為目的的。

在工藝微縮過程中，特征尺寸的縮小，要求薄膜厚度、pn結(jié)深度等工藝參數(shù)也隨之縮小，這就加大了集成電路制造工藝的難度。圖6-1所示的是1971-2017年單個(gè)微處理器上集成的晶體管數(shù)量的變化。1989年，英特爾公司的80486CPU集成了約100萬個(gè)晶體管；2015年，甲骨文公司的SPARC M7集成了100億個(gè)晶體管。過去50多年的工藝微縮（或者說集成電路的發(fā)展）都是遵循摩爾定律的。

摩爾定律是由美國仙童公司及英特爾公司創(chuàng)始人之一戈登摩爾（Gordon Moore）在1965年首次提出的。目前對(duì)摩爾定律較為通用的表述是，在維持最低單元成本的前提下，集成電路可集成的晶體管數(shù)量每2年增加約1倍，性能也將提升1倍，或者說集成度每2年提高1倍。因此一般來說，集成電路的每個(gè)技術(shù)節(jié)點(diǎn)的命名與上一個(gè)技術(shù)節(jié)點(diǎn)的命名在數(shù)值約為0.7倍的關(guān)系，面積約為0.5倍的關(guān)系。

摩爾定律預(yù)見了信息技術(shù)的速度，對(duì)集成電路企業(yè)布局長(zhǎng)期規(guī)劃和設(shè)定研發(fā)目標(biāo)具有指導(dǎo)作用。盡管這種趨勢(shì)已經(jīng)持續(xù)了半個(gè)多世紀(jì)，但摩爾定律至今仍被認(rèn)為是對(duì)集成電路技術(shù)和產(chǎn)業(yè)發(fā)展的一種推測(cè)，其本質(zhì)上是一種經(jīng)濟(jì)學(xué)規(guī)律。摩爾定律的實(shí)現(xiàn)，使得消費(fèi)者能以越來越低的價(jià)格買到越來越高性能的產(chǎn)品。從22nm之后的幾個(gè)技術(shù)節(jié)點(diǎn)的發(fā)展來看，與摩爾定律原本預(yù)測(cè)的發(fā)展速度相比，集成電路發(fā)展的速度似乎正在逐漸放緩，目前英特爾公司基本上需要2.5年或更長(zhǎng)的時(shí)間來推出新一代技術(shù)。

摩爾定律的長(zhǎng)期有效性在很大程度上得益于集成電路制造工藝技術(shù)的發(fā)展，尤其是新器件、新工藝、新材料的創(chuàng)造發(fā)明。在不同的階段，集成電路制造工藝技術(shù)的發(fā)展具有不同的特點(diǎn)和規(guī)律。
編輯：黃飛

?