隨著社會(huì)技術(shù)和經(jīng)濟(jì)的發(fā)展，迫切希望能實(shí)現(xiàn)多媒體數(shù)據(jù)高速傳輸，因而現(xiàn)代通信系統(tǒng)帶寬不斷增加，隨之而來(lái)的是無(wú)線頻譜資源的緊缺。高效調(diào)制技術(shù)能在單位時(shí)間內(nèi)傳輸更多的信息，同時(shí)占用更窄的頻帶，因此研究高效調(diào)制技術(shù)具有重大的意義。

　　位同步又稱碼元同步，是數(shù)字通信接收機(jī)的重要組成部分。發(fā)端的消息是通過一連串碼元序列傳送的，接收時(shí)需要知道每個(gè)碼元的起始，以便在恰當(dāng)?shù)臅r(shí)刻進(jìn)行取樣判決。所以接收端必須提供一個(gè)位定時(shí)脈沖序列，其重復(fù)頻率與碼元速率相同，相位與最佳取樣判決時(shí)刻一致，提取這種定時(shí)脈沖序列的過程稱為位同步。

　　本文首先介紹MPPSK調(diào)制與解調(diào)原理，再介紹數(shù)字接收機(jī)中的位同步系統(tǒng)。在分析傳統(tǒng)算法后提出雙窗實(shí)時(shí)位同步算法，介紹其實(shí)現(xiàn)結(jié)構(gòu)，定時(shí)誤差占的計(jì)算和具體算法的實(shí)現(xiàn)流程。最后利用FPGA開發(fā)環(huán)境System Generator系統(tǒng)設(shè)計(jì)工具進(jìn)行設(shè)計(jì)和仿真，介紹算法的具體Verilog實(shí)現(xiàn)，并與數(shù)字接收機(jī)系統(tǒng)聯(lián)調(diào)，驗(yàn)證算法性能。