在傳統(tǒng)的安檢機(jī)數(shù)據(jù)采集傳輸系統(tǒng)中，控制芯片直接將AD采集的前端X射線探測器的數(shù)據(jù)傳輸?shù)?a target='_blank' class='arckwlink_none'>上位機(jī)中，然后上位機(jī)軟件冉對數(shù)據(jù)進(jìn)行排序整理然后再進(jìn)行圖像數(shù)據(jù)的處理，這樣不僅對上位機(jī)CPU增加了處理負(fù)擔(dān)，而且降低了圖像數(shù)據(jù)的處理速度，大大降低了安檢機(jī)的安檢效率；本設(shè)計利用FPGA的高速數(shù)據(jù)處理特性，通過對AD采集的前端雙能X射線探測器的圖像數(shù)據(jù)在雙端口RAM中進(jìn)行排序處理，然后通過以太網(wǎng)將排序好的圖像數(shù)據(jù)傳輸?shù)缴衔粰C(jī)中，這樣不僅降低了上位機(jī)CPU的占用率而且提高了上位機(jī)圖像處理的速度，使安檢機(jī)的實時性能得到更好的提高。