女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Xilinx FIR IP的介紹及仿真

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-10-30 12:29 ? 次閱讀

Xilinx FIR IP的介紹與仿真

1 xilinx fir ip 簡介

1)符合 AXI4-Stream 的接口

2)高性能有限脈沖響應(FIR),多相抽取器,多相內插器,半帶,半帶抽取器和半帶內插器,希爾伯特變換和內插濾波器實現

3)最多支持 256 組系數,處理一組以上時,每組 2 至 2048 個系數。

4)輸入數據高達 49 位精度

5)濾波器系數高達 49 位精度

6)支持多達 1024 個交錯數據通道

7)支持高級交錯數據通道序列

8)通過共享控制邏輯支持多個并行數據通道

9)插值和抽取因子通常最多為 64,單通道濾波器的最大為 1024

10)支持大于時鐘頻率的采樣頻率

11)在線系數重裝能力

12)用戶可選的輸出舍入

13)高效的多列結構,適用于所有過濾器的實現和優化

Fir 公式

常規抽頭延遲線 FIR 濾波器表示

2設計驗證思路

混頻模塊內部包含兩個 dds 模塊,一個產生 2khz sine 波,一個產生 3khz sine 波,然后相乘得到 1khz+6khz 的混頻,然后使用 xilinx FIR IP 設計一個低通濾波器濾掉 6khz,最后只剩 1khz。

3 matlab fdatool 設計低通濾波器

1)打開 fdatool

2)低通濾波器設計

Fs=44100;

Fpass =3000;

Fstop =5000;

Apass = 1;

Astop =120;

3系數量化

4)matlab 導出.coe

4 xilinx FIR IP的設置與仿真

左側包含 IP Symbol、Freq.Response、Implementation Details 和 CoefficientReload。右側包括 Filter Options、Channel Specification、Implementation、Detailed Implementation、Interface 和 Summary.

1)Filter Options

(1)系數源(Coefficient Source):直接在 GUI 中使用系數矢量參數或使用由 CoefficientFile 參數指定的 .coe 文件,指定要使用的系數輸入。

(2)系數向量(Coefficient Vector ):用于直接在 GUI 中指定濾波器系數。過濾器系數使用逗號分隔列表以十進制形式指定,與過濾器系數數據文件中的 coefdata 字段相同。與 .coe 文件一樣,可以使用 FIR 編譯器根據您的要求適當量化的非整數實數來指定濾波器系數。

(3)濾波器類型(Filter Typ ):支持五種濾波器類型:單速率 FIR,插值 FIR,抽取 FIR,希爾伯特變換和插值 FIR。

2)Channel Specification

(1)選擇格式(Select format ):選擇用于指定硬件過采樣率,內核可用于處理輸入采樣并生成輸出的時鐘周期數的格式。該值直接影響核心實現和所使用資源的并行度。選擇“頻率規格”后,可以指定“輸入采樣頻率”和“時鐘頻率”。這些值之間的比率以及其他核心參數決定了硬件過采樣率。

選擇“輸入采樣周期”時,可以指定輸入采樣之間的時鐘周期數。同樣,選 擇“輸出采樣周期”時,可以指定輸出采樣之間的時鐘周期數。

(2)采樣周期(Sample Period ):輸入或輸出采樣之間的時鐘周期數。當指定了多個通道時,該值應該是時分多路復用輸入樣本數據流之間時鐘周期的整數。可以使用分數采樣周期來指定大于時鐘頻率的采樣頻率 .

(3)輸入采樣頻率(Input Sampling Frequency ):該字段可以是整數或實數值;它指定一個通道的采樣頻率。根據時鐘頻率和濾波器參數(例如插值率和通道數)設置上限。

(4)時鐘頻率(Clock Frequency ):此字段可以是整數或實數值。限制是根據采樣頻率,內插率和通道數設置的。該領域僅影響體系結構選擇。最終的實現可能無法達到指定的時鐘速率。

3) Implementation

(1)系數類型(Coefficient Type ):系數數據可以指定為有符號或無符號。

(2)輸入數據小數位(Input Data Fractional Bits ):用于表示過濾器輸入數據樣本的小數部分的輸入數據寬度位數。該字段僅供參考。它與系數小數位一起使用,以計算濾波器的輸出小數位值。此參數在 IP 集成器中自動設置,但也可以被覆蓋。

(3)輸出舍入模式(Output Rounding Mode ):指定要應用于過濾器輸出的舍入類型。

(4)輸出小數位(Output Fractional Bits ):此字段報告用于表示濾波器輸出樣本小數部分的輸出寬度位數

4) Interface

5) Freq.Response

將混頻信號和經過 xilinx FIR IP濾波后信號寫出 matlab 觀察時域和頻域 .

1混頻信號

濾波前的 1khz+6khz 的混頻信號。

2濾波后

如上所示,經過濾波后 6khz 完全被濾除,只剩下 1khz 信號。仿真驗證成功。


審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FIR
    FIR
    +關注

    關注

    4

    文章

    151

    瀏覽量

    34117
  • 仿真
    +關注

    關注

    51

    文章

    4250

    瀏覽量

    135458
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Xilinx Shift RAM IP概述和主要功能

    Xilinx Shift RAM IP 是 AMD Xilinx 提供的一個 LogiCORE IP 核,用于在 FPGA 中實現高效的移位寄存器(Shift Register)。該
    的頭像 發表于 05-14 09:36 ?242次閱讀

    詳解Xilinx的10G PCS PMA IP

    如果要在Xilinx的FPGA上使用萬兆以太網通信,大致有三種方法構建協議棧。第一種使用GTX等Serdes作為底層的PHY,上層通過HDL實現構建MAC和IP層,這種方式難度會比較大,底層需要完成PHY層的設計,最終我想通過這種方式實現萬兆以太網的搭建。
    的頭像 發表于 04-18 15:16 ?722次閱讀
    詳解<b class='flag-5'>Xilinx</b>的10G PCS PMA <b class='flag-5'>IP</b>

    深入解讀智多晶FIR IP

    在數字信號處理領域,FIR 濾波器憑借其穩定性強、線性相位等優勢,被廣泛應用于各類信號處理場景。今天,就帶大家深入解讀西安智多晶微電子有限公司推出的FIR IP
    的頭像 發表于 03-20 17:08 ?423次閱讀
    深入解讀智多晶<b class='flag-5'>FIR</b> <b class='flag-5'>IP</b>

    Vivado FIR IP核實現

    XilinxFIR IP核屬于收費IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個人學習,現在網絡上流傳的license破解文件在破解Vivado的同
    的頭像 發表于 03-01 14:44 ?1544次閱讀
    Vivado <b class='flag-5'>FIR</b> <b class='flag-5'>IP</b>核實現

    SRIO介紹xilinx的vivado 2017.4中生成srio例程代碼解釋

    介紹 本處將從SRIO的數據流,數據協議,常用FPGA支持模式,以及IP例程中的時鐘大小計算等部分介紹SRIO的情況。 3.1 SRIO的數據流 SRIO通過生成IP后,通常情況下主要
    的頭像 發表于 12-10 16:24 ?2516次閱讀
    SRIO<b class='flag-5'>介紹</b>及<b class='flag-5'>xilinx</b>的vivado 2017.4中生成srio例程代碼解釋

    Vivado中FFT IP核的使用教程

    本文介紹了Vidado中FFT IP核的使用,具體內容為:調用IP核>>配置界面介紹>>IP核端口介紹
    的頭像 發表于 11-06 09:51 ?3587次閱讀
    Vivado中FFT <b class='flag-5'>IP</b>核的使用教程

    Xilinx DDS IP核的使用和參數配置

    用RAM實現一個DDS,從原理上來說很簡單,在實際使用的時候,可能沒有直接使用官方提供的IP核來的方便。這個博客就記錄一下,最近使用到的這個DDS IP
    的頭像 發表于 10-25 16:54 ?3505次閱讀
    <b class='flag-5'>Xilinx</b> DDS <b class='flag-5'>IP</b>核的使用和參數配置

    如何申請xilinx IP核的license

    在使用FPGA的時候,有些IP核是需要申請后才能使用的,本文介紹如何申請xilinx IP核的license。
    的頭像 發表于 10-25 16:48 ?1271次閱讀
    如何申請<b class='flag-5'>xilinx</b> <b class='flag-5'>IP</b>核的license

    Efinity FIFO IP仿真問題 -v1

    Efinity目前不支持聯合仿真,只能通過調用源文件仿真。 我們生成一個fifo IP命名為fifo_sim 在Deliverables中保留Testbench的選項。 在IP的生成目
    的頭像 發表于 10-21 11:41 ?1494次閱讀
    Efinity FIFO <b class='flag-5'>IP</b><b class='flag-5'>仿真</b>問題 -v1

    TAS5805M 128 Tap FIR filter的作用是什么?

    如下圖所示 1、128 Tap FIR filter的作用是什么? 2、TAS5805M Process Flows中只是介紹FIR濾波器系數用類似于MATLAB的工具生成,再倒入進去,要怎樣設置生成文件,然后再導入?
    發表于 10-15 07:41

    介紹FIR濾波模型的建立,分4個步驟

    本帖介紹FIR濾波模型的建立,分以下幾個步驟: 選定濾波結構:低通、高通、帶通、帶阻; 選定合適的窗函數,常見的有hamming、hanning、blackman、ExactBlackman
    發表于 09-04 09:08

    如何區分fir與iir的系統函數

    在數字信號處理領域,FIR(有限沖激響應)和IIR(無限沖激響應)濾波器是兩種常見的濾波器類型。它們在設計、性能和應用方面具有顯著差異。 定義 1.1 FIR濾波器 FIR(Finite
    的頭像 發表于 07-19 09:39 ?2722次閱讀

    基于matlab FPGA verilog的FIR濾波器設計

    )相應的改為if(i0<5)。 仿真的波形如下圖(fir濾波器的輸入輸出信號): 運行matlab,用sin_1MHz_gen.m產生1MHz(f0 =1e6)正弦波信號,Fs/Fo
    發表于 07-04 20:11

    如何在ModelSim中添加Xilinx仿真

    。 9、再次打開ModelSim,即可以看到Xilinx的庫已經默認出現在了庫列表里。以后仿真XilinxIP核時,就不用每次都添加庫了。
    發表于 07-03 18:16

    介紹如何使用海外住宅IP培養海外社交媒體賬號#海外住宅IP

    IP
    jf_62215197
    發布于 :2024年06月25日 07:12:30
    主站蜘蛛池模板: 民县| 阜康市| 邵东县| 寻乌县| 迁西县| 岳西县| 田东县| 娄烦县| 巫山县| 禄丰县| 阆中市| 五莲县| 买车| 托克逊县| 子长县| 宁波市| 通辽市| 屏东市| 莫力| 永昌县| 三门峡市| 丰宁| 乡宁县| 游戏| 穆棱市| 怀宁县| 宝兴县| 阿瓦提县| 肥乡县| 木里| 峨眉山市| 海安县| 东辽县| 齐齐哈尔市| 玛多县| 岳阳市| 麻栗坡县| 班戈县| 长海县| 玛曲县| 莆田市|