女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用HLS封裝的縮放IP來實(shí)現(xiàn)視頻圖像縮放功能

Hack電子 ? 來源:米聯(lián)客uisrc ? 作者:米聯(lián)客uisrc ? 2022-10-11 14:21 ? 次閱讀

1.1 概述

這里向大家介紹使用HLS封裝的縮放IP來實(shí)現(xiàn)視頻圖像縮放功能。將HLS封裝的縮放IP加入到OV5640圖像傳輸系統(tǒng),驗(yàn)證圖像放大和縮小功能。

測試使用模塊:OV5640攝像頭,LCD (RGB接口) 屏、ZYNQ FPGA開發(fā)板。

放大測試:將720P分辨率圖像放大到1080P。

放大測試:將640x480分辨率圖像放大到1024x600

縮小測試:將720P分辨率圖像縮小到640x480。

實(shí)現(xiàn)的縮放IP主要用于功能驗(yàn)證,可以在此基礎(chǔ)上,對數(shù)據(jù)流進(jìn)行進(jìn)一步處理,這里不在贅述。

1.2 縮放IP算法介紹

此部分主要介紹實(shí)現(xiàn)縮放的兩種算法,最近鄰插值法和雙線性插值法。其中最近鄰插值法簡單易懂,但是誤差較大。在最近鄰插值法的基礎(chǔ)上,引出雙線性插值法,也就是此次設(shè)計(jì)的目標(biāo)算法。

1.2.1 最鄰近插值法

圖像的縮放很好理解,就是圖像的放大和縮小。傳統(tǒng)的繪畫工具中,有一種叫做“放大尺”的繪畫工具,畫家常用它來放大圖畫。當(dāng)然,在計(jì)算機(jī)上,我們不再需要用放大尺去放大或縮小圖像了,把這個(gè)工作交給程序來完成就可以了。下面就來講講計(jì)算機(jī)怎么來放大縮小圖像。在本文中,我們所說的圖像都是指點(diǎn)陣圖,也就是用一個(gè)像素矩陣來描述圖像的方法,對于另一種圖像:用函數(shù)來描述圖像的矢量圖,不在本文討論之列。

越是簡單的模型越適合用來舉例子,我們就舉個(gè)簡單的圖像:3X3 的256級灰度圖,也就是高為3個(gè)像素,寬也是3個(gè)像素的圖像,每個(gè)像素的取值可以是 0-255,代表該像素的亮度,255代表最亮,也就是白色,0代表最暗,即黑色。假如圖像的像素矩陣如下所示(這個(gè)原始圖把它叫做源圖,Source):

234 38 22

67 44 12

89 65 63

這個(gè)矩陣中,元素坐標(biāo)(x,y)是這樣確定的,x從左到右,從0開始,y從上到下,也是從零開始,這是圖象處理中最常用的坐標(biāo)系,就是這樣一個(gè)坐標(biāo):

ab40c2d8-4922-11ed-a3b6-dac502259ad0.jpg

如果想把這副圖放大為 4X4大小的圖像,那么該怎么做呢?那么第一步肯定想到的是先把4X4的矩陣先畫出來再說,好了矩陣畫出來了,如下所示,當(dāng)然,矩陣的每個(gè)像素都是未知數(shù),等待著我們?nèi)ヌ畛洌ㄟ@個(gè)將要被填充的圖的叫做目標(biāo)圖,Destination):

? ? ? ?

? ? ? ?

? ? ? ?

? ? ? ?

然后要往這個(gè)空的矩陣?yán)锩嫣钪盗耍畹闹祻哪睦飦砟兀渴菑脑磮D中來!好,先填寫目標(biāo)圖最左上角的像素,坐標(biāo)為(0,0),那么該坐標(biāo)對應(yīng)源圖中的坐標(biāo)可以由如下公式得出:

srcX=dstX* (srcWidth/dstWidth) , srcY = dstY * (srcHeight/dstHeight)

其中srcWidth為輸入圖像寬度,srcHeight為輸入圖像高度,dstWidth輸出圖像寬度,dstHeight為輸出圖像高度,srcX 、srcY為輸入圖像坐標(biāo)值,dstX、dstY為輸出圖像坐標(biāo)值。

現(xiàn)在到這里很清楚了,直接套用公式,就可以找到對應(yīng)的原圖的坐標(biāo)了(0*(3/4),0*(3/4))=>(0*0.75,0*0.75)=>(0,0)

找到了源圖的對應(yīng)坐標(biāo),就可以把源圖中坐標(biāo)為(0,0)處的234像素值填到目標(biāo)圖的(0,0)這個(gè)位置了。

接下來,如法炮制,尋找目標(biāo)圖中坐標(biāo)為(1,0)的像素對應(yīng)源圖中的坐標(biāo),套用公式:

(1*0.75,0*0.75)=>(0.75,0)

結(jié)果發(fā)現(xiàn),得到的坐標(biāo)里面竟然有小數(shù),這可怎么辦?計(jì)算機(jī)里的圖像可是數(shù)字圖像,像素就是最小單位了,像素的坐標(biāo)都是整數(shù),從來沒有小數(shù)坐標(biāo)。這時(shí)候采用的一種策略就是采用四舍五入的方法(也可以采用直接舍掉小數(shù)位的方法),把非整數(shù)坐標(biāo)轉(zhuǎn)換成整數(shù),好,那么按照四舍五入的方法就得到坐標(biāo)(1,0),完整的運(yùn)算過程就是這樣的:

(1*0.75,0*0.75)=>(0.75,0)=>(1,0)

那么就可以再填一個(gè)像素到目標(biāo)矩陣中了,同樣是把源圖中坐標(biāo)為(1,0)處的像素值38填入目標(biāo)圖中的坐標(biāo)。

依次填完每個(gè)像素,一幅放大后的圖像就誕生了,像素矩陣如下所示:

234 38 22 22

67 44 12 12

89 65 63 63

89 65 63 63

這種放大圖像的方法叫做最近鄰插值算法,這是一種最基本、最簡單的圖像縮放算法,效果也是最不好的,放大后的圖像有很嚴(yán)重的馬賽克,縮小后的圖像有很嚴(yán)重的失真。效果不好的根源就是其簡單的最臨近插值方法引入了嚴(yán)重的圖像失真,比如,當(dāng)由目標(biāo)圖的坐標(biāo)反推得到的源圖的的坐標(biāo)是一個(gè)浮點(diǎn)數(shù)的時(shí)候,采用了四舍五入的方法,直接采用了和這個(gè)浮點(diǎn)數(shù)最接近的像素的值,這種方法是很不科學(xué)的,當(dāng)推得坐標(biāo)值為 0.75的時(shí)候,不應(yīng)該就簡單的取為1,既然是0.75,比1要小0.25 ,比0要大0.75 ,那么目標(biāo)像素值其實(shí)應(yīng)該根據(jù)這個(gè)源圖中虛擬的點(diǎn)四周的四個(gè)真實(shí)的點(diǎn)來按照一定的規(guī)律計(jì)算出來的,這樣才能達(dá)到更好的縮放效果。雙線性插值算法就是一種比較好的圖像縮放算法,它充分的利用了源圖中虛擬點(diǎn)四周的四個(gè)真實(shí)存在的像素值來共同決定目標(biāo)圖中的一個(gè)像素值,因此縮放效果比簡單的最鄰近插值要好很多。

1.2.2 雙線性插值法

已知的紅色數(shù)據(jù)點(diǎn)與待插值得到的綠色點(diǎn)。

ab674700-4922-11ed-a3b6-dac502259ad0.jpg

假如我們想得到未知函數(shù)f在點(diǎn)P= (x,y) 的值,假設(shè)我們已知函數(shù)f在Q11 = (x1,y1)、Q12 = (x1,y2),Q21 = (x2,y1) 以及Q22 = (x2,y2) 四個(gè)點(diǎn)的值。

首先在x方向進(jìn)行線性插值,得到R1和R2,然后在y方向進(jìn)行線性插值,得到P。

這樣就得到所要的結(jié)果f(x,y)。

其中紅色點(diǎn)Q11,Q12,Q21,Q22為已知的4個(gè)像素點(diǎn).

第一步:X方向的線性插值,在Q12,Q22中插入藍(lán)色點(diǎn)R2,Q11,Q21中插入藍(lán)色點(diǎn)R1;

第二步:Y方向的線性插值,通過第一步計(jì)算出的R1與R2在y方向上插值計(jì)算出P點(diǎn)。

線性插值的結(jié)果與插值的順序無關(guān)。首先進(jìn)行y方向的插值,然后進(jìn)行x方向的插值,所得到的結(jié)果是一樣的。雙線性插值的結(jié)果與先進(jìn)行哪個(gè)方向的插值無關(guān)。

如果選擇一個(gè)坐標(biāo)系統(tǒng)使得四個(gè)已知點(diǎn)坐標(biāo)分別為 (0, 0)、(0, 1)、(1, 0) 和 (1, 1),那么插值公式就可以化簡為

f(x,y)=f(0,0)(1-x)(1-y)+f(1,0)x(1-y)+f(0,1)(1-x)y+f(1,1)xy

具體的雙線性插值算法描述如下:

對于一個(gè)目標(biāo)像素,通過反向變換得到的浮點(diǎn)坐標(biāo)為(i+u,j+v) (其中i、j均為浮點(diǎn)坐標(biāo)的整數(shù)部分,u、v為浮點(diǎn)坐標(biāo)的小數(shù)部分,是取值[0,1)區(qū)間的浮點(diǎn)數(shù)),則這個(gè)像素值 f(i+u,j+v) 可由原圖像中坐標(biāo)為 (i,j)、(i+1,j)、(i,j+1)、(i+1,j+1)所對應(yīng)的周圍四個(gè)像素的值決定,即:

f(i+uj+v) = (1-u)(1-v)f(ij) + (1-u)vf(ij+1) + u(1-v)f(i+1j) + uvf(i+1j+1)

其中f(i,j)表示源圖像(i,j)處的的像素值,以此類推。

比如,剛才的例子,現(xiàn)在假定目標(biāo)圖的像素坐標(biāo)為(1,1),那么反推得到的對應(yīng)于源圖的坐標(biāo)是(0.75 , 0.75), 這其實(shí)只是一個(gè)概念上的虛擬像素,實(shí)際在源圖中并不存在這樣一個(gè)像素,那么目標(biāo)圖的像素(1,1)的取值不能夠由這個(gè)虛擬像素來決定,而只能由源圖的這四個(gè)像素共同決定:(0,0)(0,1)(1,0)(1,1),而由于(0.75,0.75)離(1,1)要更近一些,那么(1,1)所起的決定作用更大一些,這從公式1中的系數(shù)uv=0.75×0.75就可以體現(xiàn)出來,而(0.75,0.75)離(0,0)最遠(yuǎn),所以(0,0)所起的決定作用就要小一些,公式中系數(shù)為(1-u)(1-v)=0.25×0.25也體現(xiàn)出了這一特點(diǎn)。

1.3 HLS實(shí)現(xiàn)1.3.1 工程創(chuàng)建

新建一個(gè)HLS工程,并在Source中新建Top.cpp、Top.h文件,在Test Bench中新建Test.cpp并添加測試圖片test1.jpg。

ab7cfb40-4922-11ed-a3b6-dac502259ad0.jpg

Top.cpp源碼(Source中添加):

#include "top.h"
#include 


void hls_video_scaler_top(AXI_STREAM& input, AXI_STREAM& output,int rows, int cols,int drows, int dcols)
{
      #pragma HLS INTERFACE axis port=INPUT_STREAM
      #pragma HLS INTERFACE axis port=OUTPUT_STREAM


      #pragma HLS RESOURCE core=AXI_SLAVE variable=rows metadata="-bus_bundle CONTROL_BUS"
      #pragma HLS RESOURCE core=AXI_SLAVE variable=cols metadata="-bus_bundle CONTROL_BUS"
      #pragma HLS RESOURCE core=AXI_SLAVE variable=drows metadata="-bus_bundle CONTROL_BUS"
      #pragma HLS RESOURCE core=AXI_SLAVE variable=dcols metadata="-bus_bundle CONTROL_BUS"
      #pragma HLS RESOURCE core=AXI_SLAVE variable=return metadata="-bus_bundle CONTROL_BUS"


      #pragma HLS INTERFACE ap_stable register port=dcols
      #pragma HLS INTERFACE ap_stable register port=drows
      #pragma HLS INTERFACE ap_stable register port=rows
      #pragma HLS INTERFACE ap_stable register port=cols


      RGB_IMAGE img_0(rows, cols);
      RGB_IMAGE img_1(drows, dcols);


      #pragma HLS dataflow
      hls::AXIvideo2Mat(input,img_0);
      hls::Resize(img_0,img_1,HLS_INTER_LINEAR);
      hls::Mat2AXIvideo(img_1, output);
}
    

Top.h源碼(Source中添加):

#ifndef _TOP_H_
#define _TOP_H_


#include "hls_video.h"


#include "ap_int.h"
// maximum image size
#define MAX_WIDTH  4096
#define MAX_HEIGHT 2160


typedef unsigned char uchar;
// I/O Image Settings
#define INPUT_IMAGE           "test1.jpg"


// typedef video library core structures
typedef hls::stream >               AXI_STREAM;
typedef hls::Mat     RGB_IMAGE;


void hls_video_scaler_top(AXI_STREAM& input, AXI_STREAM& output,int rows, int cols,int drows, int dcols);




#endif

Test.cpp源碼(Test Bench中添加):

#include "top.h"
#include "hls_opencv.h"
#include "iostream"
#include 


using namespace std;
using namespace cv;


int main (int argc, char** argv)
{
      IplImage* src = cvLoadImage(INPUT_IMAGE);


      CvSize s;
      s.width = 1920;
      s.height = 1080;
      IplImage* dst = cvCreateImage(s, 8, 3);


      AXI_STREAM  src_axi, dst_axi;
      IplImage2AXIvideo(src, src_axi);
      hls_video_scaler_top(src_axi, dst_axi, src->height, src->width,s.height,s.width);


      AXIvideo2IplImage(dst_axi, dst);


      cvShowImage("src",src);
      cvShowImage("dst_hls",dst);
      waitKey(0);


      return 0;
}

測試圖片test1.jpg(Test Bench中添加):雙擊打開圖片,右擊->屬性->查看圖片原始分辨率。

1.4.2 綜合和仿真

1、綜合報(bào)告如下:

ab934dbe-4922-11ed-a3b6-dac502259ad0.jpg

2、仿真測試如下:直接單擊開始進(jìn)行仿真。可以看到原始的圖片和經(jīng)過縮放的圖片

1) 縮小的圖片(分辨率420x264)

2) 原始圖片(分辨率840x528)

3)放大后的圖片(1920x1080)

從仿真結(jié)果可以看出,縮放后,圖片雖然有拉長或變短,但是圖像仍然比較清晰。

3、導(dǎo)出封裝好的IP

導(dǎo)出供VIVADO使用的IP。

1.4 硬件工程創(chuàng)建1.4.1 硬件平臺搭建

本章使用的硬件工程,在OV5640 VDMA圖像傳輸?shù)幕A(chǔ)上進(jìn)行修改。將HLS生成的IP添加工程中,將Video In to AXI4-Stream的輸出接口與HLS IP的輸入接口連接,HLS IP的輸出接口與VDMA的AXIS接口連接。

ac1dc124-4922-11ed-a3b6-dac502259ad0.jpg

重新編譯工程,并導(dǎo)入SDK。

1.4.2 SDK工程修改

#include"I2C_16bit.h"
#include"xiicps.h"
#include"xil_io.h"
#include"xparameters.h"
#include"xhls_video_scaler_top.h"

#defineXPAR_HLS_VIDEO_SCALER_TOP_DEVICE_ID XPAR_HLS_VIDEO_SCALER_TOP_0_DEVICE_ID
#defineVDMA_BASEADDR XPAR_AXI_VDMA_0_BASEADDR

#defineVIDEO_BASEADDR0 0x01000000
#defineVIDEO_BASEADDR1 0x02000000
#defineVIDEO_BASEADDR2 0x03000000
//VDMA分辨率設(shè)置
#defineH_ACTIVE 1280
#defineV_ACTIVE 720
#defineH_STRIDE 1280

XHls_video_scaler_top XHls_video_scaler;
XIicPs Iic;
// HLSIP初始化
voidXHls_video_scaler_initialize(void)
{
intstatus;

status=XHls_video_scaler_top_Initialize(&XHls_video_scaler, XPAR_HLS_VIDEO_SCALER_TOP_DEVICE_ID);
if(0!=status)
{
xil_printf("XPAR_HLS_VIDEO_SCALER FAILED ");
}
}
// HLS IP參數(shù)設(shè)置
voidXHls_video_scaler_setup(u16row,u16col,u16drow,u16dcol)
{
XHls_video_scaler_top_SetRows(&XHls_video_scaler,row);
XHls_video_scaler_top_SetCols(&XHls_video_scaler, col);
XHls_video_scaler_top_SetDrows(&XHls_video_scaler, drow);
XHls_video_scaler_top_SetDcols(&XHls_video_scaler, dcol);
XHls_video_scaler_top_InterruptGlobalDisable(&XHls_video_scaler);
XHls_video_scaler_top_EnableAutoRestart(&XHls_video_scaler);
XHls_video_scaler_top_Start(&XHls_video_scaler);

}

voidmain()
{
// Initialize OV5640regesiter
I2C_config_init();

//Initialize XHls_video_scalerIp
XHls_video_scaler_initialize();
//set input and output resolution ratio
XHls_video_scaler_setup(720,1280,1080,1920);

//Xil_Out32((VDMA_BASEADDR + 0x030), 0x108B);// enable circular mode
Xil_Out32((VDMA_BASEADDR + 0x030), 0x108B);// enable circular mode
Xil_Out32((VDMA_BASEADDR + 0x0AC), VIDEO_BASEADDR0); // start address
Xil_Out32((VDMA_BASEADDR + 0x0B0), VIDEO_BASEADDR1); // start address
Xil_Out32((VDMA_BASEADDR + 0x0B4), VIDEO_BASEADDR2); // start address
Xil_Out32((VDMA_BASEADDR + 0x0A8), (H_STRIDE*3)); // h offset (H_STRIDE* 3) bytes
Xil_Out32((VDMA_BASEADDR + 0x0A4), (H_ACTIVE*3)); // h size (H_ACTIVE * 3) bytes
Xil_Out32((VDMA_BASEADDR + 0x0A0), V_ACTIVE); // v size (V_ACTIVE)
/*****************從DDR讀數(shù)據(jù)設(shè)置**********************/
Xil_Out32((VDMA_BASEADDR + 0x000), 0x8B); // enable circular mode
Xil_Out32((VDMA_BASEADDR + 0x05c), VIDEO_BASEADDR0); // start address
Xil_Out32((VDMA_BASEADDR + 0x060), VIDEO_BASEADDR1); // start address
Xil_Out32((VDMA_BASEADDR + 0x064), VIDEO_BASEADDR2); // start address
Xil_Out32((VDMA_BASEADDR + 0x058), (H_STRIDE*3)); // h offset (H_STRIDE * 3) bytes
Xil_Out32((VDMA_BASEADDR + 0x054), (H_ACTIVE*3)); // h size (H_ACTIVE * 3) bytes
Xil_Out32((VDMA_BASEADDR + 0x050), V_ACTIVE); // v size (V_ACTIVE)

while(1) ;
}

這里需要注意,OV5640攝像頭的分辨率是720P,VDMA視頻流配置的分辨率也是720P。VDMA輸出的視頻流經(jīng)過HLS 縮放IP后,調(diào)整了輸出顯示的分辨率。

XHls_video_scaler_initialize()和XHls_video_scaler_setup(720,1280,1080,1920)用于HLS IP初始化和參數(shù)設(shè)置。輸入圖像的分辨率是720P,輸出圖像顯示的分辨率是1080P。

1.5 驗(yàn)證測試

使用OV5640攝像頭拍攝同一副圖片,對比直接輸出圖像和經(jīng)過HLS縮放IP的圖像。

1.5.1 放大測試

(1)720P分辨率圖像輸入,1080P分辨率圖像輸出,未使用HLS IP對輸入進(jìn)行縮放處理,效果如下。

可以看到圖像顯示僅占據(jù)一部分界面,這是因?yàn)檩敵龇直媛蚀笥谳斎敕直媛省]斎雸D像僅占據(jù)輸出圖像的一部分。

1)未經(jīng)過HLS縮放IP處理

(2)720P分辨率圖像輸入,采集圖像經(jīng)過HLS IP處理放大到1080P輸出。

可以看到經(jīng)過HLS 縮放IP處理后的圖像被放大,但是圖像整理放大后畫面仍然清晰。

2)經(jīng)過HLS縮放IP放大處理后的圖像

LCD屏放大測試

640X480分辨率輸入,1024x600分辨率輸出。可以看出經(jīng)過放大后的圖像可以在整個(gè)界面顯示。

3)未經(jīng)過HLS 縮放IP處理

4)經(jīng)過HLS 縮放IP處理

1.5.2 縮小測試

拍攝同一視角,720P圖像輸入,640X480分辨率輸出。使用縮放IP,顯示完整的圖像,而不適用縮放IP,圖像僅部分顯示,這是因?yàn)檩斎胼敵龇直媛什灰恢拢瑑H部分輸出。縮小后的圖像任然清晰。

5)未經(jīng)過HLS 縮放IP處理

6)經(jīng)過HLS 縮放IP處理

小結(jié):

HLS 生成的縮放IP可以在一定程度上放大或縮小圖像,并且不失真,但是同時(shí)與純FPGA編寫的代碼實(shí)現(xiàn),HLS消耗的資源也是需要考慮的一個(gè)重要問題。這里我們會在后面進(jìn)行討論。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 視頻
    +關(guān)注

    關(guān)注

    6

    文章

    1970

    瀏覽量

    73728
  • IP
    IP
    +關(guān)注

    關(guān)注

    5

    文章

    1791

    瀏覽量

    151592
  • HLS
    HLS
    +關(guān)注

    關(guān)注

    1

    文章

    131

    瀏覽量

    24691

原文標(biāo)題:基于HLS的視頻縮放方案

文章出處:【微信號:Hack電子,微信公眾號:Hack電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    通過HLS封裝縮放IP實(shí)現(xiàn)視頻圖像縮放技術(shù)

    放大測試:將640x480分辨率圖像放大到1024x600 縮小測試:將720P分辨率圖像縮小到640x480。 實(shí)現(xiàn)縮放IP主要用于
    的頭像 發(fā)表于 11-14 12:10 ?4383次閱讀
    通過<b class='flag-5'>HLS</b><b class='flag-5'>封裝</b>的<b class='flag-5'>縮放</b><b class='flag-5'>IP</b><b class='flag-5'>來</b><b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>視頻</b><b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>技術(shù)

    基于PGL22G芯片的scaler圖像縮放技術(shù)詳解

    Scaler(圖像縮放),廣泛應(yīng)用于視頻圖像處理領(lǐng)域,比如圖像處理器、電視墻、LED顯示屏等應(yīng)用場景。紫光同創(chuàng)的scaler
    的頭像 發(fā)表于 10-22 09:31 ?8635次閱讀

    編程實(shí)現(xiàn)圖像縮放

    通過matlab編程實(shí)現(xiàn)圖像縮放
    發(fā)表于 05-14 20:45

    基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

    基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放,將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算,對輸入原始圖像像素先進(jìn)行行方向的卷積,再進(jìn)行列方向的卷積,從而得到輸出
    發(fā)表于 05-09 15:52 ?35次下載
    基于FPGA<b class='flag-5'>實(shí)現(xiàn)</b>固定倍率的<b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>

    FPGA實(shí)現(xiàn)視頻圖像縮放顯示

    FPGA實(shí)現(xiàn)視頻圖像縮放顯示,下來看看。
    發(fā)表于 08-29 15:02 ?29次下載

    采用多相位插值算法實(shí)現(xiàn)視頻圖像縮放及其在FPGA硬件平臺的驗(yàn)證

    傳統(tǒng)的插值算法在視頻圖像縮放尤其是輸出高分辨率的視頻圖像時(shí),對細(xì)節(jié)方面的處理性能較差。采用多相位插值算法
    發(fā)表于 11-16 11:48 ?5422次閱讀
    采用多相位插值算法<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>視頻</b><b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>及其在FPGA硬件平臺的驗(yàn)證

    一種新穎的圖像縮放算法進(jìn)行FPGA硬件實(shí)現(xiàn)

    本文選擇了一種新穎的圖像縮放算法進(jìn)行FPGA硬件實(shí)現(xiàn)。該算法基于奇偶分解的思想,具有復(fù)雜度低、硬件需求小和縮放效果良好等突出優(yōu)點(diǎn)。首先利用MATLAB對該算法進(jìn)行了
    發(fā)表于 12-12 14:07 ?2次下載
    一種新穎的<b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>算法進(jìn)行FPGA硬件<b class='flag-5'>實(shí)現(xiàn)</b>

    圖像內(nèi)容感知縮放的檢測方法研究

    針對可用于圖像篡改的內(nèi)容感知縮放技術(shù)。本文提出了一種基于概率Map圖統(tǒng)計(jì)特征的內(nèi)容感知縮放檢測算法.該算法利用概率Map圖反映圖像是否經(jīng)過
    發(fā)表于 12-18 14:17 ?1次下載

    基于概率隨機(jī)裁剪的圖像縮放算法

    為提高圖像縮放的速度,提出一種結(jié)合閾值學(xué)習(xí)與依概率隨機(jī)裁剪的快速內(nèi)容感知圖像縮放算法,通過計(jì)算圖像的重要度圖,利用徑向基函數(shù)(RBF, ra
    發(fā)表于 01-17 11:14 ?1次下載
    基于概率隨機(jī)裁剪的<b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>算法

    移動終端的視頻圖像定點(diǎn)與縮放系統(tǒng)

    針對在移動終端自由縮放查看視頻細(xì)節(jié)的需求,提出移動終端的視頻圖像定點(diǎn)與縮放系統(tǒng),包含手勢識別與越界糾正技術(shù),詳細(xì)給出了系統(tǒng)框架和系統(tǒng)流程。手
    發(fā)表于 02-01 16:09 ?1次下載
    移動終端的<b class='flag-5'>視頻</b><b class='flag-5'>圖像</b>定點(diǎn)與<b class='flag-5'>縮放</b>系統(tǒng)

    如何利用FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放

    近年來,F(xiàn)PGA技術(shù)發(fā)展迅速,片內(nèi)集成了PLL、硬件乘法器、存儲器,具有了實(shí)現(xiàn)優(yōu)秀算法的充足資源。許多航空電子嵌入式圖像處理系統(tǒng)是由固定的視頻源和顯示設(shè)備組成,系統(tǒng)中圖像
    發(fā)表于 08-18 09:36 ?4897次閱讀

    使用FPGA實(shí)現(xiàn)視頻圖像縮放顯示的設(shè)計(jì)論文說明

    對幾種常用的圖像縮放算法進(jìn)行了比較,在權(quán)衡了算法復(fù)雜度、縮放效果和FPGA 邏輯資源等3大因素后,選擇了雙線性插值算法實(shí)現(xiàn)
    發(fā)表于 01-25 14:51 ?6次下載
    使用FPGA<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>視頻</b><b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>顯示的設(shè)計(jì)論文說明

    如何使用FPGA實(shí)現(xiàn)高分辨實(shí)時(shí)監(jiān)控圖像縮放的設(shè)計(jì)

    介紹了一種基于圖像的雙三次線性插值縮放算法的設(shè)計(jì)方法,并通過FPGA驗(yàn)證了設(shè)計(jì)的可行性。重點(diǎn)討論了視頻縮放的插值算法,對兩種實(shí)現(xiàn)方法在硬件資
    發(fā)表于 02-05 15:54 ?7次下載

    如何使用FPGA實(shí)現(xiàn)數(shù)字X線圖像的實(shí)時(shí)縮放模塊

    本文介紹了一個(gè)自行設(shè)計(jì)的數(shù)字化x射線影像實(shí)時(shí)處理系統(tǒng)中實(shí)現(xiàn)圖像實(shí)時(shí)縮放的子系統(tǒng)。重點(diǎn)分析了縮放涉及的插值算法,設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA的三次
    發(fā)表于 03-18 16:39 ?4次下載
    如何使用FPGA<b class='flag-5'>實(shí)現(xiàn)</b>數(shù)字X線<b class='flag-5'>圖像</b>的實(shí)時(shí)<b class='flag-5'>縮放</b>模塊

    如何使用FPGA實(shí)現(xiàn)圖像縮放算法的研究設(shè)計(jì)

    和scaler在FPD中工作過程的基礎(chǔ)上,采用自上而下(Top.down)的設(shè)計(jì)方法,給出了scaler的設(shè)計(jì)及FPGA驗(yàn)證。該scaler支持不同分辨率圖像縮放,且縮放模式可調(diào),也可以以I
    發(fā)表于 04-02 11:01 ?29次下載
    如何使用FPGA<b class='flag-5'>實(shí)現(xiàn)</b><b class='flag-5'>圖像</b><b class='flag-5'>縮放</b>算法的研究設(shè)計(jì)
    主站蜘蛛池模板: 沐川县| 喀喇沁旗| 康乐县| 南城县| 黑水县| 武邑县| 呼伦贝尔市| 青川县| 宜都市| 昂仁县| 错那县| 工布江达县| 清河县| 塘沽区| 宁河县| 富宁县| 江口县| 天柱县| 河南省| 芜湖县| 双辽市| 元氏县| 伽师县| 鄯善县| 井研县| 都昌县| 阿尔山市| 洛扎县| 浦北县| 五莲县| 葫芦岛市| 海伦市| 肥西县| 女性| 江口县| 徐州市| 融水| 大足县| 平度市| 岫岩| 彭山县|