女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cadence Allegro背鉆設(shè)置詳細介紹教程

凡億PCB ? 來源:凡億教育 ? 作者:凡億教育 ? 2022-10-20 09:38 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

背鉆其實就是控深鉆比較特殊的一種,在多層板的制作中,例如12層板的制作,我們需要將第1層連到第9層,通常我們鉆出通孔(一次鉆),然后陳銅。這樣第1層直接連到第12層,實際我們只需要第1層連到第9層,第10到第12層由于沒有線路相連,像一個柱子,如圖1所示。

這個柱子影響信號的通路,在通訊信號會引起信號完整性問題。所以將這個多余的柱子(業(yè)內(nèi)叫STUB)從反面鉆掉(二次鉆)。所以叫背鉆,但是一般也不會鉆那么干凈,因為后續(xù)工序會電解掉一點銅,且鉆尖本身也是尖的。所以PCB廠家會留下一小點,這個留下的STUB的長度叫B值,一般在50-150UM范圍為好。

1、執(zhí)行菜單命令,選擇Edit->Properties,激活屬性命令,如圖2所示。

c52f957a-5016-11ed-a3b6-dac502259ad0.png

▲圖1 背鉆孔示意圖

c5782aec-5016-11ed-a3b6-dac502259ad0.png

▲圖2 背鉆孔示意圖

2、在激活“property edit”的命令狀態(tài)下,find面板中只勾選nets對象。

3.然后選擇要背鉆的網(wǎng)絡(luò),隨即會自動彈出“Edit Properties”對話框,左邊的選項欄中選擇“Backdrill_max_pth_stub”選項增加背鉆屬性,背鉆Stub值可以填8,但是工廠加工能力可能達不到,此Stub值意義不大,隨后點擊”Apply”

c5894dcc-5016-11ed-a3b6-dac502259ad0.png

c59b68b8-5016-11ed-a3b6-dac502259ad0.png

4.選擇Manufacture->NC->Bacdrill Setup and Analysis…進入背鉆層設(shè)置

c5d725a6-5016-11ed-a3b6-dac502259ad0.png

5.設(shè)置需要背鉆的層,如需要背鉆的信號分布在Layer5、Layer8,背鉆從Botom->Top方向背鉆,將要鉆掉的層設(shè)置分別設(shè)置為Bottom->Layer6、Bottom->Layer9,設(shè)置如下。

c5fd517c-5016-11ed-a3b6-dac502259ad0.png

c6083240-5016-11ed-a3b6-dac502259ad0.png

c61e8e0a-5016-11ed-a3b6-dac502259ad0.png

c679236a-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

6、選擇Manufacture->NC->Drill Legend輸出背鉆符號

c6aae86e-5016-11ed-a3b6-dac502259ad0.png

c6d8d2ce-5016-11ed-a3b6-dac502259ad0.png

c6e9c4b2-5016-11ed-a3b6-dac502259ad0.png

c6a39654-5016-11ed-a3b6-dac502259ad0.jpg

7.選擇Manufacture->NC Drill輸出鉆孔文件

c743e97e-5016-11ed-a3b6-dac502259ad0.png

c772e8c8-5016-11ed-a3b6-dac502259ad0.png

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4365

    文章

    23477

    瀏覽量

    409120
  • 電解
    +關(guān)注

    關(guān)注

    1

    文章

    80

    瀏覽量

    18107
  • allegro
    +關(guān)注

    關(guān)注

    42

    文章

    719

    瀏覽量

    147338

原文標(biāo)題:Cadence Allegro背鉆設(shè)置詳細介紹教程

文章出處:【微信號:FANYPCB,微信公眾號:凡億PCB】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    眾陽電路鉆工藝技術(shù)簡介

    ,其實就是控深比較特殊的一種,在多層板的制作中,例如20層板的制作,需要將第1層連到第10 層,通常我們鉆出通孔(一次),然后沉銅+電鍍。這樣第1層直接連到第20層,實際我們只
    的頭像 發(fā)表于 06-03 15:00 ?201次閱讀
    眾陽電路<b class='flag-5'>背</b>鉆工藝技術(shù)簡介

    Cadence SPB OrCAD Allegro22.1安裝包

    包括了Capture原理圖設(shè)計、PSpice仿真、Alelgro PCB Editor及PCB SI組件?系統(tǒng)需求Cadence SPB 22.1 的安裝包不再支持Windows 7 以及
    發(fā)表于 05-22 16:50 ?3次下載

    Cadence SPB OrCAD Allegro24.1安裝包

    包括電路設(shè)計、仿真分析、PCB布線以及封裝技術(shù)等多種應(yīng)用,Cadence 已于2024年9月份發(fā)布了最新的Cadence SPB OrCAD X and Allegro X v24.10版本,帶來了若干的新特性,涵蓋了 PCB
    發(fā)表于 05-22 16:45 ?6次下載

    Allegro工程師能力升級建議 工程師技能如何升級進階

    根據(jù)Cadence認(rèn)證體系及中國企業(yè)需求,Allegro工程師能力分三級,分別是初級、中級、高級工程師。那么這三種工程師技能如何升級進階? ? 1、初級工程師(Layout基礎(chǔ)) ①六層板設(shè)計 掌握
    的頭像 發(fā)表于 03-31 11:39 ?635次閱讀

    信號完整性的守護者:技術(shù)

    (BackDrilling)是高速PCB設(shè)計中的一項關(guān)鍵工藝技術(shù),特別在EDA(電子設(shè)計自動化)行業(yè)中得到廣泛應(yīng)用。隨著信號速率不斷提高,這項技術(shù)變得越來越重要。的基本概念
    的頭像 發(fā)表于 03-19 18:29 ?712次閱讀
    信號完整性的守護者:<b class='flag-5'>背</b><b class='flag-5'>鉆</b>技術(shù)

    設(shè)計與生產(chǎn):技術(shù)解析及應(yīng)用

    是一種特殊的控深技術(shù),用于多層PCB板的制造。例如,在12層板中,如果需要將第1層連接到第9層,通常會先進行一次鉆孔(通孔)并沉銅,這樣會導(dǎo)致第1層直接連接到第12層。實際上,我們只需要第1層
    的頭像 發(fā)表于 12-24 18:15 ?2133次閱讀
    <b class='flag-5'>背</b><b class='flag-5'>鉆</b>設(shè)計與生產(chǎn):技術(shù)解析及應(yīng)用

    設(shè)計與生產(chǎn):技術(shù)解析及應(yīng)用

    是一種特殊的控深技術(shù),用于多層PCB板的制造。例如,在12層板中,如果需要將第1層連接到第9層,通常會先進行一次鉆孔(通孔)并沉銅,這樣會導(dǎo)致第1層直接連接到第12層。實際上,我們只需要第1層
    發(fā)表于 12-24 18:12

    一文看懂PCB

    PCB設(shè)計和制造面臨的挑戰(zhàn)之一是如何保護信號完整性問題。也稱為可控深度鉆孔,用于去除PCB通孔中銅筒的導(dǎo)電過孔存根。作為過孔的一部分,存根會在高速設(shè)計中導(dǎo)致嚴(yán)重的信號完整性。
    的頭像 發(fā)表于 11-21 17:08 ?2619次閱讀
    一文看懂PCB<b class='flag-5'>背</b><b class='flag-5'>鉆</b>

    Allegro Package Designer Plus中設(shè)置Degassing向?qū)?/a>

    ? Cadence Allegro Package Designer Plus提供了一個完整的原理圖驅(qū)動的封裝基板布局布線環(huán)境。用于FlipChip,Wirebonding,SiP模塊等多種形式
    的頭像 發(fā)表于 11-21 10:57 ?1415次閱讀
    <b class='flag-5'>Allegro</b> Package Designer Plus中<b class='flag-5'>設(shè)置</b>Degassing向?qū)? />    </a>
</div>                              <div   id=

    Cadence官方出品CadencePCBViewers

    CadencePCBViewers 24.1為Cadence官方出品,包含PCB Editor Viewer、Capture Viewer、Allegro X APD Viewer 通過百度網(wǎng)盤
    發(fā)表于 11-12 13:11

    如何在Cadence的EMX仿真中精準(zhǔn)設(shè)置長邊PORT

    請問在Cadence的EMX仿真里,如果需要在一個較長的邊打PORT,需要怎么設(shè)置會仿真比較精準(zhǔn)?像這樣子直接吸附一個上去可以嗎?
    的頭像 發(fā)表于 10-23 10:27 ?2690次閱讀
    如何在<b class='flag-5'>Cadence</b>的EMX仿真中精準(zhǔn)<b class='flag-5'>設(shè)置</b>長邊PORT

    cadence allegro orcad各版本軟件下載鏈接分享

    851825 Cadence Allegro and OrCAD 2022 https://pan.quark.cn/s/923a58670d69 cadence 16.6補丁 https
    發(fā)表于 10-18 13:51

    Cadence Allegro 17.4PCB阻抗分析功能操作說

    Cadence Allegro 17.4布線阻抗分析可以讓工程師能直觀的分析出阻抗的具體情況,能夠評估每根走線上的阻抗變化情況,對工程師衡量信號的質(zhì)量起著關(guān)鍵性的作用。
    發(fā)表于 09-23 17:11 ?12次下載

    設(shè)計時要優(yōu)先保證哪一項,STUB長度真的是越短越好嗎

    信號質(zhì)量的要求,也要考慮的成本。 要注意,無法完全消除stubs,必須要留出裕量。
    發(fā)表于 09-09 15:28

    設(shè)計時要優(yōu)先保證哪一項,STUB長度真的是越短越好嗎

    關(guān)于PCB后stub的長度,一定是越短越好嗎,追求0 stub,一直是廣大設(shè)計工程師的夢想,直到有一天出了案例, 才追悔莫及,原來這么多年,我們都理解錯了……
    的頭像 發(fā)表于 09-09 15:27 ?2006次閱讀
    <b class='flag-5'>背</b><b class='flag-5'>鉆</b>設(shè)計時要優(yōu)先保證哪一項,STUB長度真的是越短越好嗎
    主站蜘蛛池模板: 平武县| 阆中市| 扎鲁特旗| 德令哈市| 巧家县| 嘉黎县| 当涂县| 镇康县| 宝鸡市| 漳浦县| 昌吉市| 荔波县| 襄汾县| 九江县| 祥云县| 拉孜县| 莒南县| 常山县| 乡城县| 安康市| 澎湖县| 孝昌县| 博爱县| 屏山县| 东宁县| 囊谦县| 西城区| 商都县| 贵溪市| 孝义市| 天津市| 陕西省| 琼中| 潮安县| 河源市| 林周县| 拉萨市| 那曲县| 宝应县| 涞水县| 浦东新区|