眾所周知,語(yǔ)句塊中需要用到的變量只能在語(yǔ)句塊最開(kāi)始定義。
task some_task(); // do some stuff // ... // want to do some stuff here, but need a new var endtask你正在編寫task,需要執(zhí)行一些過(guò)程語(yǔ)句,然后在某個(gè)時(shí)候你發(fā)現(xiàn)需要添加新變量。 你第一反應(yīng)可能是在最頂部定義新變量,即使你真正使用的地方離變量聲明的地方很遠(yuǎn),這樣的代碼可讀性并不是很好,你可能需要往前翻很多行才能找到變量的聲明以及確認(rèn)初始值。
task some_task(); int some_var; // defined here, but used way farther down // doing some stuff // ... // do some stuff here with 'some_var' endtask
所以,建議當(dāng)你只需要一個(gè)臨時(shí)的/一次性的變量時(shí),你可以就在使用的地方(begin--end語(yǔ)句塊中)聲明就好了
task some_task(); // do some stuff // ... begin int some_var; //do some stuff here with 'some_var' end // carry on with other statements // ... endtask
????
-
Verilog
+關(guān)注
關(guān)注
29文章
1366瀏覽量
112011 -
System
+關(guān)注
關(guān)注
0文章
166瀏覽量
37657 -
變量
+關(guān)注
關(guān)注
0文章
614瀏覽量
28868 -
Coding
+關(guān)注
關(guān)注
0文章
6瀏覽量
6516
原文標(biāo)題:SystemVerilog coding過(guò)程中你在哪里聲明臨時(shí)變量
文章出處:【微信號(hào):芯片驗(yàn)證工程師,微信公眾號(hào):芯片驗(yàn)證工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
SystemVerilog中的類構(gòu)造函數(shù)new
SystemVerilog中的Virtual Methods
程序運(yùn)行過(guò)程中,有些數(shù)據(jù)被莫名修改了怎么辦?

變量的聲明和定義有什么區(qū)別和聯(lián)系
keil怎么處理中斷中的臨時(shí)變量?
求助,保存的全局變量在哪里?
電源PCB上電感放在哪里合適
西門子SCL邏輯塊中聲明的變量或參數(shù)類型
SystemVerilog中$cast的應(yīng)用
在Linux系統(tǒng)中系統(tǒng)變量存在哪里呢?
各種邏輯塊中聲明的變量或參數(shù)類型
SAS:Data step中first和last變量的應(yīng)用場(chǎng)景

Systemverilog中的Driving Strength講解

評(píng)論