芯片革命：Multi-Die系統引領電子設計進階之路
是什么推動了Multi-Die系統的發展？由于AI、超大規模數據中心、自動駕駛汽車等應用的高速發展，單片片上系統（SoC）已經不足以滿足人們對芯片的需求了。Multi-Die系統是在單個封裝中集成了多個裸片或小芯片（chiplets），因此系統規模十分龐大和復雜，但對于解決不斷趨近極限的摩爾定律和系統復雜性挑戰而言，Multi-Die無疑是非常不錯的方案。
Multi-Die系統內部各組件之間相互依賴，雖然在流片之前的步驟與SoC相似，但若想實現出色的PPA，就必須從概念到生產進行全局性的開發，從非常全面的角度完成整個過程。
- 如何才能確保Multi-Die系統按預期運行？
- 如何高效地完成相關工作？
- 從系統角度看，從設計探索到現場監測，需要考慮的關鍵步驟都有哪些？
今天就與各位開發者一起討論下這幾個問題。
適用于單片片上系統的技術未必適合Multi-Die系統架構。幸運的是，支持Multi-Die系統的生態系統正在迅速走向成熟，為設計團隊提供了各種工具來實現這些系統具備的優勢：
-
以經濟高效的方式更快地擴展系統功能
-
降低風險并縮短上市時間
-
降低系統功耗并提高吞吐量
-
快速打造新的產品型號
一是分解法，即將一個大芯片分解成幾個小芯片，與單個大芯片相比，這樣可以提高系統良率并降低成本。這種方法適用于異構和同構設計。 二是將不同工藝的裸片進行組裝，以達到優化系統功能和性能的目的。這類系統可能包含分別用于數字計算、模擬、存儲和光學計算的裸片，并且每個裸片各自采用適合其目標功能的工藝技術。從長遠來看，與大型單片片上系統相比，包含多個小裸片的設計能夠顯著提高制造良率。 硅中介層、重布線層（RDL）和混合鍵合封裝等先進封裝技術的出現為Multi-Die系統的發展鋪平了道路。各項行業標準也在保障質量、一致性和互操作性方面發揮著重要作用，例如適用于高密度內存的HBM3和適用于安全Die-to-Die連接的UCIe。 Multi-Die系統的設計和驗證流程也是一個挑戰。在2D設計領域，團隊通常只要完成自己的部分，然后將成果交給下一個團隊即可。對于Multi-Die系統，團隊需要一起應對各項挑戰，合作分析功耗、信號完整性、鄰近效應和散熱等參數的相互影響。 不僅Multi-Die系統設計過程中需要全面考量整個過程，EDA公司在開發工具流程時也需要全面地思考。一個可擴展、可靠且全面的統一Multi-Die系統解決方案可以提高生產力，同時助力團隊實現PPA目標并及時上市。 點擊閱讀原文，下載白皮書《Multi-Die系統如何推動電子設計變革：一種全面的異構晶粒集成方法》，進一步了解如何從Multi-Die系統的角度來闡述架構探索、系統實現、Die-to-Die連接、軟件開發、驗證、簽核、芯片生命周期管理和測試等步驟。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
新思科技
+關注
關注
5文章
860瀏覽量
51356
原文標題：芯片革命：Multi-Die系統引領電子設計進階之路
文章出處：【微信號：Synopsys_CN，微信公眾號：新思科技】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
傾佳電子：SiC碳化硅功率器件革新混合逆變儲能系統，引領能效革命
傾佳電子：碳化硅功率器件革新混合逆變儲能系統，引領能效革命? 功率半導體領域的技術變革，正在重塑新能源世界的能源轉換效率邊界。 全球能源轉型浪潮下，混合逆變器和儲能變流器（PCS）已成
HMC347A-Die單刀雙擲（SPDT）
HMC347A-Die單刀雙擲（SPDT）HMC347A-Die 是ADI生產制造的一款寬帶、非反射式、砷化鎵（GaAs）假晶高電子遷移率晶體管（pHEMT）單刀雙擲（SPDT）單片微波集成電路
發表于 06-20 09:49
利用新思科技Multi-Die解決方案加快創新速度
Multi-Die設計是一種在單個封裝中集成多個異構或同構裸片的方法，雖然這種方法日益流行，有助于解決與芯片制造和良率相關的問題，但也帶來了一系列亟待攻克的復雜性和變數。尤其是，開發者必須努力確保
新思科技全新40G UCIe IP解決方案助力Multi-Die設計
隨著物理極限開始制約摩爾定律的發展，加之人工智能不斷突破技術邊界，計算需求和處理能力要求呈現爆發式增長。為了賦能生成式人工智能應用，現代數據中心不得不采用Multi-Die設計，而這又帶來了許多技術要求，包括高帶寬和低功耗Die-to-Die連接。
新思科技助力晶圓代工廠迎接Multi-Die設計浪潮
過去幾十年來，單片芯片一直是推動技術進步的主力。但就像工業革命期間，役畜被更高效強大的機器所取代一樣，半導體行業如今也處于類似變革的階段。
新思科技引領EDA產業革新,展望2025年芯片與系統創新之路
2024年，EDA（電子設計自動化）領域，被譽為“半導體皇冠上的明珠”，經歷了前所未有的變革與挑戰，特別是AI技術的迅猛發展，為EDA領域帶來了深遠的影響。在這一背景下，我們榮幸地邀請到了全球芯片到
利用Multi-Die設計的AI數據中心芯片對40G UCIe IP的需求
。為了快速可靠地處理AI工作負載，Multi-Die設計中的Die-to-Die接口必須兼具穩健、低延遲和高帶寬特性，最后一點尤為關鍵。本文概述了利用Multi-Die設計的AI數據中心芯片
EMS網關引領能源監控領域智能化革命
應用案例EMS網關引領能源監控領域智能化革命在當今新能源技術日新月異的時代，能源監控系統的智能化和高效化成為了行業發展的必然趨勢。英康仕EMS網關，作為一款專為分布式能源系統設計的邊緣
新思科技Multi-Die系統如何滿足現代計算需求
的處理需求。為此，我們不斷創新工程技術，Multi-Die系統也應運而生。這種在單一封裝中實現異構集成的技術突破，不僅帶來了更優越的系統功耗和性能，還提高了產品良率，加速了更多系統功能
新思科技ZeBu EP和HAPS-100 A12 FPGA的關鍵用例
從用于人工智能工作負載的大型單片SoC到復雜的Multi-Die系統，當今的芯片設計對軟件和硬件驗證提出了更大的挑戰。門的數量擴展到數十億級別，若開發者要想找出軟件和芯片缺陷與故障的根
新思科技攜手英特爾推出可量產Multi-Die芯片設計解決方案
提供了一個統一的協同設計與分析解決方案，通過新思科技3DIC Compiler加速從芯片到系統的各個階段的多裸晶芯片設計的探索和開發。此外，新思科技3DSO.ai與新思科技3DIC Compiler原生集成，實現了信號、電源和熱
新思科技面向英特爾代工推出可量產的多裸晶芯片設計參考流程，加速芯片創新
3DIC Compiler協同設計與分析解決方案結合新思科技IP，加速英特爾代工EMIB技術的異構集成 摘要： 新思科技人工智能（AI）驅動型多裸晶芯片（Multi-die）設計參考流程已擴展至
發表于 07-09 13:42
?978次閱讀
新思科技針對主要代工廠提供豐富多樣的UCIe IP解決方案
? 如今，摩爾定律逐漸放緩，開發者憑借自身的聰明才智，探索到了一些突破物理極限的創新方法。Multi-Die設計便是其中之一，能夠異構集成多個半導體芯片，提供更出色的帶寬、性能和良率。而
工商網監
評論