女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

CMOS邏輯IC基礎(chǔ)知識:解密組合邏輯背后的強大用途(上)

suanjunihao ? 來源:suanjunihao ? 作者:suanjunihao ? 2023-05-05 09:17 ? 次閱讀

【CMOS邏輯IC基礎(chǔ)知識】—解密組合邏輯背后的強大用途!(上)

在前面的芝識課堂中,我們跟大家簡單介紹了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC因為成本、系統(tǒng)復(fù)雜度和功耗的平衡性很好,因此得到了最廣泛應(yīng)用,同時也和大家一起詳細(xì)了解了CMOS邏輯IC的基本操作。邏輯IC作為一種對一個或多個數(shù)字輸入信號執(zhí)行基本邏輯運算以產(chǎn)生數(shù)字輸出信號的半導(dǎo)體器件,其應(yīng)用也是非常豐富的,今天就來和芝子一起了解一下吧。

首先我們要明確的是CMOS邏輯IC大致包括兩種邏輯,即組合邏輯和時序邏輯。其中組合邏輯是輸出僅為當(dāng)前輸入的純函數(shù)邏輯電路類型,主要包括反相器、緩沖器、雙向總線緩沖器、施密特觸發(fā)器裝置、解碼器、多路復(fù)用器模擬多路復(fù)用器/多路分解器、模擬開關(guān)等;時序邏輯是一種其輸出取決于先前輸入值的順序,并由當(dāng)前輸入(如控制信號觸發(fā)器、鎖存器、計數(shù)器、移位寄存器等)控制的邏輯電路類型。組合邏輯電路與時序邏輯電路的區(qū)別體現(xiàn)在輸入輸出關(guān)系、有無存儲(記憶)單元、結(jié)構(gòu)特點上。

首先我們以幾個簡單的電路部分為例,來介紹組合邏輯電路的基本情況。

1 反相器

組合邏輯應(yīng)用中比較常見的是反相器(以74VHC04為例),是一種輸出(Y)與輸入(A)相反的邏輯門,如圖1所示。

wKgaomRTp9WAN8ikAAAmIhHAhPg642.jpg

圖1 逆變器的操作

2 緩沖器

緩沖器(例如74VHC244),緩沖器增加驅(qū)動能力以增加可連接的信號線的數(shù)量,并執(zhí)行波形整形。緩沖區(qū)不執(zhí)行邏輯操作,示意圖如圖2。

wKgZomRTp9WAArn3AAAHrq2Xmvk191.png

圖2 緩沖器的操作

3 雙向總線緩沖器(收發(fā)器

雙向總線緩沖器(收發(fā)器),比如74VHC245。雙向總線緩沖器(收發(fā)器)是一種其I/O引腳可配置為輸入和輸出以接收和發(fā)送數(shù)據(jù)的邏輯電路。由于收發(fā)器允許通過控制信號(DIR)更改信號方向,所以它沿著總線傳輸,雙向傳輸數(shù)據(jù)。圖3顯示了收發(fā)器的應(yīng)用示例。雙向使用總線信號時,將總線輸入和總線輸出都通過上拉電阻連接到VCC或GND,以防止在控制信號(DIR)切換信號時輸入信號變?yōu)殚_路(未定義)。切換信號時請注意不要將輸出與總線輸出短路。

wKgaomRTp9aAEpTaAABZPo4IQzc227.jpg

圖3 雙向總線緩沖器的應(yīng)用示例

我們來看一下圖3這個系統(tǒng)的邏輯情況,通過在/G為高電平時更改DIR的值,可以輕松更改A和B引腳的方向。/G為高電平時,更改DIR的值和外部數(shù)據(jù)的方向。在周期#0,數(shù)據(jù)從B傳輸?shù)紸。在周期#1,A引腳處于高Z狀態(tài)。因此,輸出數(shù)據(jù)無效。在周期#2,更改DIR的值和外部數(shù)據(jù)的方向。在周期#3,啟用A和B引腳。然后,輸出數(shù)據(jù)在周期#4開始時保持穩(wěn)定。在周期#4,數(shù)據(jù)從A傳輸?shù)紹。詳細(xì)輸入和輸出邏輯關(guān)系如圖4所示。

wKgZomRTp9aAVBG4AACsLsheUko820.jpg

圖4 雙向總線緩沖器的邏輯示意

4 施密特觸發(fā)器

我們再看一個特別的示例,施密特觸發(fā)裝置(以VHC14為例)。施密特觸發(fā)裝置在兩個輸入閾值電壓之間有一個磁滯帶。圖5顯示了具有輸入閾值滯后的施密特反相器的輸入和輸出波形。對于具有磁滯的IC,正向閾值電壓(VP)不同于負(fù)向閾值電壓(VN)。對于緩慢上升或下降的輸入,輸入閾值滯后(VH)有助于穩(wěn)定輸出。即使存在輸入噪聲或電源或噪聲引起的接地反彈的情況下,IC也不會產(chǎn)生錯誤輸出,除非噪聲或反彈超過磁滯寬度。

wKgaomRTp9aAYVIaAACCZu-o1aM809.png

圖5 施密特反相器的輸入和輸出波形

5 解碼器

解碼器也是一種典型的組合邏輯電路,我們以VHC138為例進行邏輯解讀。解碼器將N個編碼輸入的二進制信息轉(zhuǎn)換為最多2N個獨特輸出。它通常用于增加端口數(shù)量和生成芯片選擇信號。圖6顯示了3對8解碼器(即具有三個輸入和八個輸出的解碼器)的邏輯符號、真值表和時序圖。

wKgZomRTp9eAY-qmAACMrggCjFo208.jpg

wKgaomRTp9eAK6SKAAAuZ5x-9DQ698.jpg

圖6 3對8解碼器的邏輯符號和真值表以及時序圖

圖7則顯示如何使用3對8解碼器從三個輸入(A、B和C)生成八個芯片選擇信號。當(dāng)A、B和C都為低電平時,只有/Y0輸出提供邏輯低電平,所以選擇IC0。圖7表明,通過三個輸入的組合,可以從最多八個芯片中選擇任意芯片。

wKgZomRTp9eAOD8pAACWzc9pIpk317.jpg

圖7 3至8解碼器的時序圖

今天的芝識課堂,我們帶大家了解了幾種典型電路單元的對應(yīng)邏輯關(guān)系,在下面的芝識課堂中,我們將繼續(xù)跟大家分享CMOS邏輯IC的基礎(chǔ)知識,敬請期待。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    335

    文章

    28694

    瀏覽量

    234052
  • 反相器
    +關(guān)注

    關(guān)注

    6

    文章

    316

    瀏覽量

    44101
  • 組合邏輯
    +關(guān)注

    關(guān)注

    0

    文章

    48

    瀏覽量

    10183
  • 邏輯IC
    +關(guān)注

    關(guān)注

    0

    文章

    29

    瀏覽量

    6616
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    組合邏輯電路的類型

    在前面的芝識課堂中,我們跟大家簡單介紹了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發(fā)表于 04-28 09:43 ?4189次閱讀
    <b class='flag-5'>組合</b><b class='flag-5'>邏輯</b>電路的類型

    如何優(yōu)化CMOS邏輯IC的性能

    在上期的芝識課堂中,我們介紹了一部分CMOS邏輯IC設(shè)計的常見問題以及處理辦法。本期課堂將繼續(xù)探討如何優(yōu)化CMOS邏輯
    的頭像 發(fā)表于 12-24 18:12 ?1258次閱讀
    如何優(yōu)化<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>的性能

    【雨的FPGA筆記】基礎(chǔ)知識-------邏輯電路(2)

    FPGA的邏輯電路基礎(chǔ)知識四、邏輯邏輯0:表示低電平,對應(yīng)GND。 邏輯1:表示高電平,對應(yīng)VCC。 邏輯X:表示未知,可能高電平,可能
    發(fā)表于 12-10 20:32

    【技巧分享】時序邏輯組合邏輯的區(qū)別和使用

    邏輯反映的電路也有不同,時序邏輯相當(dāng)于在組合邏輯的基礎(chǔ)多了一個D觸發(fā)器。 波形圖層面,組合
    發(fā)表于 03-01 19:50

    組合邏輯電路常見的類型

    :每個邏輯門的邏輯功能。共同組合電路從個別邏輯門執(zhí)行期望的應(yīng)用包括由 多路復(fù)用器,解復(fù)用器,編碼器,解碼器,全和半加器等  組合
    發(fā)表于 12-31 17:01

    什么是數(shù)字邏輯門_數(shù)字邏輯基礎(chǔ)知識

    數(shù)字邏輯門是一種電子電路,它根據(jù)輸入存在的數(shù)字信號的組合做出邏輯決策.
    的頭像 發(fā)表于 06-22 08:51 ?1.5w次閱讀

    邏輯電路的基礎(chǔ)知識

    FPGA (Field Programmable Gate Aray,現(xiàn)場可編程門陣列)是一種可通過重新編程來實現(xiàn)用戶所需邏輯電路的半導(dǎo)體器件。為了便于大家理解FPGA的設(shè)計和結(jié)構(gòu),我們先來簡要介紹一些邏輯電路的基礎(chǔ)知識
    的頭像 發(fā)表于 10-13 11:21 ?2.9w次閱讀
    <b class='flag-5'>邏輯</b>電路的<b class='flag-5'>基礎(chǔ)知識</b>

    CMOS邏輯IC基礎(chǔ)知識:系統(tǒng)認(rèn)識CMOS邏輯IC

    ——邏輯IC。當(dāng)然,除了用于電機控制應(yīng)用外,邏輯IC是絕大部分電子系統(tǒng)中必不可少的半導(dǎo)體器件。東芝作為邏輯
    的頭像 發(fā)表于 01-10 09:12 ?3149次閱讀

    一起了解CMOS邏輯IC的基本操作

    使用互補的p溝道和n溝道MOSFET組合的電路稱為CMOS(互補MOS)。CMOS邏輯IC以各種方式組合
    的頭像 發(fā)表于 02-21 09:08 ?1324次閱讀

    CMOS邏輯IC的基本操作流程

    在上期的芝識課堂中,我們和大家簡單認(rèn)識了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發(fā)表于 02-21 09:08 ?1137次閱讀

    CMOS邏輯IC基礎(chǔ)知識】——受歡迎的CMOS邏輯IC

    在上期的芝識課堂中,我們和大家簡單認(rèn)識了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發(fā)表于 03-13 09:01 ?1282次閱讀
    【<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b><b class='flag-5'>基礎(chǔ)知識</b>】——受歡迎的<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>

    CMOS邏輯IC基礎(chǔ)知識】—解密組合邏輯背后強大用途!(

    在前面的芝識課堂中,我們跟大家簡單介紹了邏輯IC的基本知識和分類,并且特別提到CMOS邏輯IC
    的頭像 發(fā)表于 05-08 10:40 ?1413次閱讀
    【<b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b><b class='flag-5'>基礎(chǔ)知識</b>】—<b class='flag-5'>解密</b><b class='flag-5'>組合</b><b class='flag-5'>邏輯</b><b class='flag-5'>背后</b>的<b class='flag-5'>強大用途</b>!(<b class='flag-5'>上</b>)

    在Artix 7 FPGA使用Vivado的組合邏輯與順序邏輯

    電子發(fā)燒友網(wǎng)站提供《在Artix 7 FPGA使用Vivado的組合邏輯與順序邏輯.zip》資料免費下載
    發(fā)表于 06-15 09:14 ?0次下載
    在Artix 7 FPGA<b class='flag-5'>上</b>使用Vivado的<b class='flag-5'>組合</b><b class='flag-5'>邏輯</b>與順序<b class='flag-5'>邏輯</b>

    簡單認(rèn)識邏輯電路的用途

    在數(shù)字電子的世界里,每一個決策、每一條指令、每一次數(shù)據(jù)處理,都離不開CMOS邏輯IC的掌控。CMOS邏輯
    的頭像 發(fā)表于 11-01 15:44 ?679次閱讀

    CMOS邏輯IC是如何構(gòu)成的

    電子設(shè)備正常運轉(zhuǎn)離不開“邏輯”的精密驅(qū)動。例如,當(dāng)我們在手機上滑動屏幕時,背后就有無數(shù)個CMOS邏輯電路在默默工作,它們通過復(fù)雜的邏輯運算,
    的頭像 發(fā)表于 03-10 10:33 ?537次閱讀
    <b class='flag-5'>CMOS</b><b class='flag-5'>邏輯</b><b class='flag-5'>IC</b>是如何構(gòu)成的
    主站蜘蛛池模板: 盐津县| 合江县| 密山市| 东宁县| 商河县| 金川县| 黔东| 尼勒克县| 广德县| 海南省| 潞西市| 楚雄市| 建湖县| 枣庄市| 宿松县| 商水县| 建阳市| 双城市| 从江县| 义马市| 通辽市| 昌平区| 凤冈县| 广丰县| 高邑县| 姚安县| 樟树市| 如皋市| 临沭县| 乳源| 贵阳市| 崇仁县| 新平| 桃园县| 岗巴县| 兴国县| 两当县| 中牟县| 武夷山市| 扬州市| 虹口区|