ARM所推出的AMBA4總線相對(duì)來(lái)講還是應(yīng)用廣泛的。無(wú)論是芯片設(shè)計(jì)里還是FPGA設(shè)計(jì)里,時(shí)常能見(jiàn)到AMBA4總線的身影。在驗(yàn)證領(lǐng)域,SystemVerilog Asseration還是一個(gè)很常見(jiàn)的驗(yàn)證手段。在Xilinx Vivado中有提供AMBA總線相關(guān)的Checker VIP,其內(nèi)部也是采用的SystemVerilog Asseration來(lái)實(shí)現(xiàn)。今天給大家推薦下ARM自家所推出的BP063 AMBA4 SVA組件。
》使用
下載下來(lái)后文件夾里包含了sva文件和docs資料:
詳細(xì)的使用教程可以參照文件夾里面的BP063-RLNC-000313.pdf,這里就不在照本宣科的給從頭到尾講了,文檔中已詳細(xì)說(shuō)明了如何使用及各種參數(shù)的配置。
》One More Thing
參照文檔基本可以保證能夠正常使用。對(duì)于SVA而言,其本質(zhì)無(wú)非是通過(guò)各種規(guī)則進(jìn)行檢查,若不符合情況則根據(jù)錯(cuò)誤等級(jí)進(jìn)行報(bào)錯(cuò)。在ARM AMBA4 SVA里面,出錯(cuò)后的錯(cuò)誤等級(jí)分為了$error和$warning兩種:
在仿真器執(zhí)行時(shí),對(duì)于$warning其只是打印信息,并不會(huì)影響仿真器繼續(xù)向下執(zhí)行。如果對(duì)于一些規(guī)則檢測(cè),如果你覺(jué)得使用$warning并不符合需要,則可以手動(dòng)對(duì)源代碼進(jìn)行修改。例如下面對(duì)于ready超時(shí)的檢測(cè):
這里當(dāng)仿真時(shí)不符合設(shè)計(jì)預(yù)期時(shí)會(huì)通過(guò)`ARM_AMBA4_PC_MSG_WARN來(lái)進(jìn)行$warning報(bào)警,如果需要出錯(cuò)時(shí)仿真立即停下來(lái)那么則可以將其替換更改為`ARM_AMBA4_PC_MSG_ERR。
審核編輯:劉清
-
ARM
+關(guān)注
關(guān)注
134文章
9336瀏覽量
375988 -
FPGA設(shè)計(jì)
+關(guān)注
關(guān)注
9文章
428瀏覽量
27232 -
AMBA總線
+關(guān)注
關(guān)注
0文章
35瀏覽量
9812 -
SVA
+關(guān)注
關(guān)注
1文章
19瀏覽量
10242
原文標(biāo)題:驗(yàn)證必備:AMBA4 SystemVerilog Asseration
文章出處:【微信號(hào):Spinal FPGA,微信公眾號(hào):Spinal FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
SystemVerilog 的VMM驗(yàn)證方法學(xué)教程教材
什么是AMBA APB4與AMBA3 AHB-Lite1.0協(xié)議
在Arm AMBA協(xié)議集中AHB-lite可否使用
AMBA 4 ACE和ACE Lite協(xié)議校驗(yàn)器用戶指南
分層驗(yàn)證法在基于AMBA系統(tǒng)中的應(yīng)用
基于SystemVerilog語(yǔ)言的驗(yàn)證方法學(xué)介紹

Cadence驗(yàn)證IP為ARM AMBA 4協(xié)議大幅縮短驗(yàn)證周轉(zhuǎn)時(shí)間
SystemVerilog的正式驗(yàn)證和混合驗(yàn)證
4-AMBA VIP 編程接口

利用Systemverilog+UVM搭建soc驗(yàn)證環(huán)境
IEEE SystemVerilog標(biāo)準(zhǔn):統(tǒng)一的硬件設(shè)計(jì)規(guī)范和驗(yàn)證語(yǔ)言
驗(yàn)證必備:AMBA4 SystemVerilog Asseration

如何驗(yàn)證AMBA系統(tǒng)級(jí)環(huán)境

AMBA4—無(wú)聊的Narrow transfers介紹

AMBA4—“無(wú)聊的”Narrow transfers

評(píng)論