內容提要:
雙方協力加速 N3E 和 N2 節點上的人工智能、超大規模和移動 IC 開發
共同客戶積極使用 N3E 和 N2 的 PDK 進行設計
支持 TSMC 最新節點的 Cadence 流程提供了最佳的 PPA、簡易的模擬數據遷移并幫助加快產品上市
楷登電子(美國 Cadence 公司,NASDAQ:CDNS)近日宣布,Cadence 數字和定制/模擬設計流程已通過 TSMC N3E 和 N2 先進工藝的設計規則手冊(DRM)認證。兩家公司還發布了相應的 N3E 和 N2 制程設計套件(PDK),以加快在上述節點的移動、人工智能和超大規模計算的 IC 設計創新??蛻粢验_始積極使用這些新的工藝節點和經過認證的 Cadence流程來實現功率、性能和面積(PPA)目標,簡化模擬遷移過程,并縮短上市時間。
N3E 和 N2 工藝的數字全流程認證
Cadence 和 TSMC 緊密合作,確保其完整的 RTL-to-GDS 流程符合 TSMC 的 N3E 和 N2 節點要求,其中包括Innovus Implementation System、Quantus Extraction Solution 和 Quantus Field Solver、TempusTiming Signoff Solution 和 ECO Option、PegasusVerification System、LiberateCharacterization Portfolio、VoltusIC Power Integrity Solution 以及 Voltus-Fi Custom Power Integrity Solution。GenusSynthesis Solution 結合預測性質的 iSpatial 技術也支持最新的 N3E 和 N2 技術。
完整的 Cadence 數字實現和簽核流程支持一系列新的設計特征,包括為了在 N3E 節點上實現最佳 PPA 結果,從綜合到簽核工程變更命令(ECO)都可以使用原生的混合單元行優化技術;以及對單元引腳對齊和連接的支持。該流程可供客戶快速采用,以便他們體驗最新的 TSMC N3E 和 N2 工藝技術所帶來的優勢。
N3E 和 N2 定制/模擬流程認證
Cadence Virtuoso Studio,包括 Virtuoso Schematic Editor、Virtuoso ADE Suite 和 Virtuoso Layout Suite,以及 SpectreSimulation Platform,包括 Spectre X Simulator、Spectre Accelerated Parallel Simulator (APS)、Spectre eXtensive Partitioning Simulator (XPS) 和 Spectre RF Option,這些產品在管理工藝角仿真、統計分析、設計中心化和電路優化上均做了改進。最新的 Virtuoso ADE Suite 架構能夠在現代計算集群或公有云/私有云中并行運行多達數千個仿真點,從而幫助用戶優化設計。
Virtuoso Layout Suite 包含多項創新,旨在提供更高效的 IC layout,以提供更好的性能和擴展性;基于網格的結構化器件擺放方法,在布局、布線、填充和 dummy 的插入上具有互動式的助理功能;一個新的器件級自動布線工具,旨在解決先進制程節點上的挑戰;在 TSMC 先進制程節點上跨節點移植定制設計和 layout,具有增強的模擬遷移和 layout 重用功能;集成的寄生參數提取和 EM-IR 檢查;以及結合 Pegasus Verification Solution,進行集成式簽核級別的物理驗證能力。
“我們的客戶能夠使用已通過最先進的 N3E 和 N2 工藝認證的設計工具,這至關重要。他們可以享受最新工藝革新帶來的顯著功耗和性能提升。”TSMC 設計基礎設施管理部主管 Dan Kochpatcharin表示,“通過與 Cadence 的持續合作,我們一直在尋找新的方法,來為客戶提供價值。這些客戶每日都在努力將下一代芯片創新帶入生活?!?/p>
“Cadence 和 TSMC 都致力于推動技術進步,塑造電子設計的未來,助力工程師們實現 PPA 和生產力目標,”Cadence 公司資深副總裁兼數字與簽核事業部總經理 Chin-Chi Teng 博士表示,“隨著芯片需求持續增長,創新的步伐也必須跟上。我們非常有信心,使用我們的數字和定制/模擬設計流程,加上 TSMC 的 N3E 和 N2 技術,客戶一定能夠實現設計成功?!?/p>
Cadence 的數字和定制/模擬設計流程支持 Cadence 的智能系統設計(Intelligent System Design)戰略,旨在實現系統級芯片(SoC)的卓越設計。
關于 Cadence
Cadence 是電子系統設計領域的關鍵領導者,擁有超過 30 年的計算軟件專業積累?;诠镜闹悄芟到y設計戰略,Cadence 致力于提供軟件、硬件和 IP 產品,助力電子設計概念成為現實。Cadence 的客戶遍布全球,皆為最具創新能力的企業,他們向超大規模計算、5G 通訊、汽車、移動設備、航空、消費電子、工業和醫療等最具活力的應用市場交付從芯片、電路板到完整系統的卓越電子產品。Cadence 已連續九年名列美國財富雜志評選的 100 家最適合工作的公司。
審核編輯:湯梓紅
-
TSMC
+關注
關注
3文章
178瀏覽量
85341 -
工藝
+關注
關注
4文章
679瀏覽量
29340 -
模擬設計
+關注
關注
1文章
55瀏覽量
18640 -
Cadence
+關注
關注
67文章
968瀏覽量
144065
原文標題:Cadence 數字和定制/模擬設計流程獲得 TSMC 最新 N3E 和 N2 工藝技術認證
文章出處:【微信號:gh_fca7f1c2678a,微信公眾號:Cadence楷登】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
蘋果A20芯片的深度解讀
Cadence攜手臺積公司,推出經過其A16和N2P工藝技術認證的設計解決方案,推動 AI 和 3D-IC芯片設計發展
AMD實現首個基于臺積電N2制程的硅片里程碑

DD6-36E0524G9N2 DD6-36E0524G9N2

FN2-24D24C3N FN2-24D24C3N

DA10-220S24E2N4 DA10-220S24E2N4

FA5-220E0524C2N4 FA5-220E0524C2N4

FA3-300S24Y2N3 FA3-300S24Y2N3

FA3-220S24A2N3 FA3-220S24A2N3

英特爾18A與臺積電N2工藝各有千秋
IEDM 2024先進工藝探討(三):2D材料技術的進展及所遇挑戰

OFFSET N1和N2這兩個引腳不是都是兩個輸入性質的引腳嗎?為什么會有固定的-12V輸出呢?
SF6 N2混合氣體回收分離設備的操作順序——每日了解電力知識

評論