淺析PLC的上升沿與下降沿
有網友留言說：上升沿就是在信號從斷開到接通的那一瞬間接通，下降沿就是在信號從接通到斷開的那一瞬間接通。但是現在的問題它的實際用處是用在哪一些情況。我身邊也有PLC可以做個什么實驗來體驗一下呢？
雖然說LD X0 PLS M0與LDP X0 out Y0
執行的結果是一樣的但是人家三菱公司設計這樣一條指肯定是有人家的道理的。各位能不能說一下它實際的用一種場合或條件下要用到這個指令。
上升沿就是在信號從斷開到接通的那一瞬間接通，下降沿就是在信號從接通到斷開的那一瞬間接通，他意思是瞬間接通，無論你的執行條件是否滿足，在瞬間執行后輸出就會恢復原狀態，它一般配合保持指令一起用，用保持指令做輸出，或做脈沖用；用OUT指令時，它的狀態是看執行條件，執行條件滿足OUT就會執行輸出，執行條件不滿足OUT就會不執行輸出。
我現以非常理解這二條指令了，再表達一下。讓以后初學者更好更快的理解吧？就是比如你按下一個開關10秒中，正常的話是10秒都接通。
而上升沿就是在接通的瞬間的接通一下，后面的9秒多都不接通。則下降沿就是在斷開的瞬間的接通一下。前面的9秒多鐘都不接通，就在斷開的那一瞬間接通一下。這樣表達應該更容易理解。
審核編輯：劉清
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
plc
+關注
關注
5031文章
13835瀏覽量
473067 -
LDP
+關注
關注
0文章
7瀏覽量
7664 -
PLS
+關注
關注
0文章
11瀏覽量
9217
原文標題：PLC的上升沿與下降沿的通俗理解
文章出處：【微信號：PLC與自控設備，微信公眾號：PLC與自控設備】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
ads1248輸入數據是上升沿有效，輸出數據確是下降沿有效，為什么？
ads1248輸入數據是上升沿有效，輸出數據確是下降沿有效。我對SPI進行配置是，應該怎樣啊。求大神，好人一生平安。
發表于 01-23 06:39
STM32仿PLC上升沿下降沿庫
引用#include \"IEC.h\" 調用上升沿下降沿函數TRIG();
傳入變量 R_TRIG[0].IN = X0; F_TRIG[0].IN = X0;
發表于 01-20 16:11
ADS7950編寫驅動的時候，是上升沿寫數據，還是下降沿寫數據呢？
這個是時序圖，我想知道我編寫驅動的時候，是上升沿寫數據，還是下降沿寫數據呢？？cs拉低后的第一個上升
發表于 01-01 07:53
ADS1293不管是配置上升沿中斷還是下降沿中斷，DRDY腳始終沒有電平跳變，為什么？
我是一個單片機的初學者，在使用ADS1293的時候，用的是SPI時序，CPOL=0.CPOH=0；經過測試發現可以讀取和寫入數據，但是我配置了DRDY腳為輸入模式，然后不管是配置上升沿中斷還是下降
發表于 12-24 06:49
ADS1253輸出的24位數據是在SCLK的下降沿還是上升沿發生跳變的？
最近在使用ADS1253，有幾個疑問，請工程師指教下，謝謝。
1. 如果基準是2.5V，最大量程是5V還是2.5V？ 量程最大值7FFFFF對應的是2.5V還是5V？
2. ADS1253輸出的24位數據是在SCLK的下降沿還是上升
發表于 12-23 07:17
ADC08D1020直接利用DCLK的上升沿、下降沿讀數，可以嗎？
如圖，ADC08D1020工作在DDR Clocking in Non-Demultiplexed and Normal Mode的模式。DCLK的相位是0°。
DI、DQ在DCLK的邊沿發生變化，我直接利用DCLK的上升沿、下降
發表于 12-18 07:02
DAC81416 FSDO=0時，SDO的bit位在時鐘下降沿有效，為什么定義中寫的是上升沿呢？
, SDO updates during SCLK falling edges.
其讀時序如下：
從時序圖上看，FSDO = 0時，SDO的bit位在時鐘下降沿有效，那么為什么定義中寫的是上升
發表于 11-19 06:08
有辦法能改善波形的上升沿和下降沿嗎？
你好！如下左圖所示，用一個CT（變比3000:1，直流電阻610Ω）對變壓器的初級電流信號（開關頻率是20KHz）進行采集。I/V轉換如下右圖所示
轉換后的電壓波形（電容C1沒焊接）如下圖所示（黃色）。有辦法能改善波形的上升沿和下降
發表于 09-30 07:37
求助，有沒有上升沿和下降沿觸發后保持一段時間可以恢復的芯片？
電源輸出
然后在板子上電時SN74LVC1G80-Q1的Q pin就直接輸出了高電平，并不能停止輸出
我想咨詢有沒有上升沿和下降沿觸發后保持一段時間可以恢復的芯片
發表于 09-23 07:16
jk觸發器有圈是上升沿還是下降沿
。在邊沿觸發模式下，JK觸發器可以根據輸入信號的上升沿或下降沿來改變輸出狀態。 在JK觸發器中，是否有圈（通常是一個小圓圈標記）在CP（時鐘脈沖）信號線上，是判斷其是
OPA847做一個前置放大，怎樣使輸出光脈沖信號上升下降沿時間變小？
想做一個前置放大，芯片用的OPA847，現在出來的光脈沖上升下降沿時間有點大（5ns），怎樣使輸出光脈沖信號上升下降
發表于 08-21 07:13
jk觸發器上升沿和下降沿怎么判斷
JK觸發器是一種二進制觸發器，它在數字電路中具有廣泛的應用。了解JK觸發器的上升沿和下降沿對于設計和分析數字電路至關重要。 1. 引言 在數字電路中，觸發器是存儲一位二進制信息的基本單
工商網監
評論