美國加州大學(xué)河濱分校教授引領(lǐng)計(jì)算機(jī)體系結(jié)構(gòu)范式變革
近期，加利福尼亞大學(xué)河濱分校電子與計(jì)算機(jī)工程副教授曾宏偉在其題為《同時(shí)和異構(gòu)多線程》（Simultaneous and Heterogeneous Multithreading，簡稱 SHMT）的研究論文中提出，計(jì)算機(jī)體系架構(gòu)正面臨重大變革。
他指出，目前，運(yùn)算設(shè)備日趨依賴 GPU、人工智能和機(jī)器學(xué)習(xí)相關(guān)的硬件加速器及數(shù)字信號處理單元。然而，這種單一處理器方式容易導(dǎo)致瓶頸問題。
SHMT 模型可充分利用ARM多核處理器、英偉達(dá) GPU以及谷歌張量處理器等硬件加速器，無需額外采購新的處理器就可實(shí)現(xiàn)1.96倍的性能提升和51%的能耗降低。此舉既有益于降低硬件投入，也有助于減緩數(shù)據(jù)中心運(yùn)營中的碳排放現(xiàn)象。
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報(bào)投訴
-
gpu
+關(guān)注
關(guān)注
28文章
4923瀏覽量
130853 -
人工智能
+關(guān)注
關(guān)注
1805文章
48863瀏覽量
247650 -
機(jī)器學(xué)習(xí)
+關(guān)注
關(guān)注
66文章
8499瀏覽量
134273
發(fā)布評論請先 登錄
相關(guān)推薦
熱點(diǎn)推薦
DPU核心技術(shù)論文再次登陸體系結(jié)構(gòu)領(lǐng)域旗艦期刊《IEEE Transactions on Computers》
近期，鄢貴海團(tuán)隊(duì)研究成果在計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域國際頂級期刊《IEEE Transactions on Computers》中發(fā)表。該研究主要圍繞KPU敏捷計(jì)算架構(gòu)展開，KPU具有超強(qiáng)異構(gòu)核集成和調(diào)度
睿創(chuàng)微納AI芯片技術(shù)登上國際計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域頂級會(huì)議
近日，國際計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域頂級會(huì)議HPCA 2025（International Symposium on High-Performance Computer Architecture）在美國召開。會(huì)議共收到534篇來自全球頂尖科研機(jī)構(gòu)及高校的論文投稿，最終錄用率僅為2
【「RISC-V體系結(jié)構(gòu)編程與實(shí)踐」閱讀體驗(yàn)】-- SBI及NEMU環(huán)境
看書中介紹的NEMU。
NEMU (NJU Emulator）最早是由南京大學(xué)實(shí)現(xiàn)的一個(gè)用于教學(xué)的計(jì)算機(jī)指令集體系結(jié)構(gòu)(Instruction Set Architecture，ISA)模擬器，香山處理器團(tuán)隊(duì)
發(fā)表于 11-26 09:37
量子計(jì)算機(jī)與普通計(jì)算機(jī)工作原理的區(qū)別
? 本文介紹了量子計(jì)算機(jī)與普通計(jì)算機(jī)工作原理的區(qū)別。 量子計(jì)算是一個(gè)新興的研究領(lǐng)域，科學(xué)家們利用量子力學(xué)，制造出具有革命性能力的計(jì)算機(jī)。雖然現(xiàn)在的量子
什么是RISC-V？以及RISC-V和ARM、X86的區(qū)別
研究生，RISC-V的主要開發(fā)者之一。
David Patterson：加州大學(xué)伯克利分校計(jì)算機(jī)科學(xué)教授，計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域的知名學(xué)者，R
發(fā)表于 11-16 16:14
寄存器間接尋址和寄存器尋址的區(qū)別
寄存器間接尋址和寄存器尋址是計(jì)算機(jī)體系結(jié)構(gòu)中兩種重要的尋址方式，它們在指令執(zhí)行過程中起著關(guān)鍵作用。下面將從定義、原理、特點(diǎn)、應(yīng)用場景以及區(qū)別等方面對這兩種尋址方式進(jìn)行詳細(xì)闡述。
計(jì)算機(jī)主機(jī)內(nèi)部結(jié)構(gòu)
計(jì)算機(jī)主機(jī)的內(nèi)部結(jié)構(gòu)是一個(gè)復(fù)雜而精密的系統(tǒng)，它包含了多個(gè)關(guān)鍵組件，這些組件協(xié)同工作以實(shí)現(xiàn)計(jì)算機(jī)的各種功能。以下是對計(jì)算機(jī)主機(jī)內(nèi)部結(jié)構(gòu)的詳細(xì)解析。
CPU時(shí)鐘周期與主頻的關(guān)系和區(qū)別
CPU時(shí)鐘周期與主頻是計(jì)算機(jī)體系結(jié)構(gòu)中兩個(gè)緊密相連且至關(guān)重要的概念，它們之間既存在關(guān)系又有所區(qū)別。以下將詳細(xì)闡述CPU時(shí)鐘周期與主頻的關(guān)系和區(qū)別。
CPU時(shí)鐘周期的組成和作用
CPU時(shí)鐘周期是計(jì)算機(jī)體系結(jié)構(gòu)中一個(gè)至關(guān)重要的概念，它直接關(guān)聯(lián)到CPU的運(yùn)行速度和性能。以下是對CPU時(shí)鐘周期的定義、組成和作用的詳細(xì)解析。
內(nèi)存緩沖區(qū)和內(nèi)存的關(guān)系
內(nèi)存緩沖區(qū)和內(nèi)存之間的關(guān)系是計(jì)算機(jī)體系結(jié)構(gòu)中一個(gè)至關(guān)重要的方面，它們共同協(xié)作以提高數(shù)據(jù)處理的效率和系統(tǒng)的整體性能。
RISC-V的理論與實(shí)踐探討
一、引言 RISC-V（Reduced Instruction Set Computing-V）是近年來在計(jì)算機(jī)體系結(jié)構(gòu)領(lǐng)域中備受矚目的開源指令集架構(gòu)（ISA）。其源于加州大學(xué)伯克利分校的RISC
數(shù)字寄存器的原理和使用
數(shù)字寄存器是計(jì)算機(jī)體系結(jié)構(gòu)中至關(guān)重要的組成部分，其原理和使用對于理解計(jì)算機(jī)的工作原理和數(shù)據(jù)存儲方式具有重要意義。
新手如何學(xué)單片機(jī)
學(xué)習(xí)電子基礎(chǔ)知識：了解電壓、電流、電阻等基本概念，以及它們在電路中的作用。
學(xué)習(xí)計(jì)算機(jī)體系結(jié)構(gòu)：理解計(jì)算機(jī)的基本組成和工作原理，包括CPU、內(nèi)存、輸入輸出設(shè)備等。
學(xué)習(xí)編程語言：單片機(jī)編程通常使用C語言，因此需要先掌握C語言的基礎(chǔ)知識，包括數(shù)據(jù)類型、變量、函數(shù)、控制
寄存器是什么意思？寄存器是如何構(gòu)成的？
在計(jì)算機(jī)科學(xué)中，寄存器（Register）是一個(gè)高速存儲單元，它位于中央處理器（CPU）內(nèi)部，用于存儲計(jì)算機(jī)程序執(zhí)行過程中所需要的數(shù)據(jù)、指令地址或狀態(tài)信息。寄存器是計(jì)算機(jī)體系結(jié)構(gòu)中至關(guān)重要的組成部分，對
芯動(dòng)力科技論文入選ISCA 2024，與國際巨頭同臺交流研究成果
Processor for Edge Computing》（RPP芯片架構(gòu)）成功被第51屆計(jì)算機(jī)體系結(jié)構(gòu)國際研討會(huì)（ISCA 2024）的Industry Track收錄。此外，我們榮幸地 受邀在阿根廷
工商網(wǎng)監(jiān)
評論