女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

AMD Versal自適應SoC CPM5 QDMA的Tandem PCIe啟動流程介紹

XILINX開發者社區 ? 來源:XILINX開發者社區 ? 2024-09-18 10:07 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本文作者:AMD 工程師Iris Yang

本文將從硬件設計和驅動使用兩個方面介紹基于 CPM5 QDMA 的 AMD Versal 自適應 SoC 的 Tandem 設計和啟動流程。

Versal QDMA 的兩個 PCIe 控制器都支持不同方式的 Tandem (Tandem PROM ? Tandem PCIe)。和其他系列的 Tandem 選項一樣,Tandem PROM 是 Tandem 配置的簡化模式,只是其中兩個階段都包含在同一個 pdi 里面,用戶可以把這個 pdi 文件存到 PROM 中,系統會先配置 CPM 然后再去配置其他部分這樣就能比較容易的滿足120ms 啟動時間的要求。

而 Tandem PCIe 則更為復雜,它第二部分的加載基于 PCIe 鏈路,在 BD 設計中必須包含從 CPM MASTER 到 PMC Slave 的路徑。而在 PMC 中需要使用特定的加載到的接口 Slave Boot Interface(SBI),其位于 AMD Versal設備地址 0x102100000。

Tandem PCIe 的軟硬件流程

首先在 CPM 生成界面選擇 DMA,把 Tandem mode 選擇為 Tandem PCIE。第二頁選擇 QDMA,其他都可以用默認選項。

CIPS 的 PCIE Reset 復位選擇和板上一致。

wKgaombqNhqAHonqAAHwYlZwzzw387.jpg

按照下圖連接 BD,需要連上復位 sys_reset ,連接 NOC, 并且把 CPM 的 Master 和 PMC 的 Slave 連上, 按照下圖把地址分配到 0x102100000 (slave boot stream), 這樣 QDMA 的傳輸目標地址就設置為從 0x102100000 開始。NOC 另一側可以連接 BRAM 和其他需要的用戶側 PL 邏輯。

wKgZombqNhqAPzfrAALVtrPr6rk895.jpg

wKgZombqNhqAQgGJAAGQEdLdhtA810.jpg

由于工具并不會自動拉低 PL 的復位管腳所以用戶必須寫 XSDB (0xF1260330) 地址來拉低復位或者把 PL Reset 管腳從 CDO 中直接拉低并且重新生成 PDI。 如果 PL 的復位在 CIPS 外面,需要自己去控制這個復位保證加載完 pdi2 后 PL 可以工作。

生成 pdi 文件后,開始清除原來的驅動和加載新的驅動,以下為步驟。

首先可以通過 JTAG 或者 RPOM 的方式,把第一階段的pdi 文件下載進去 并且重啟主機。這個時候可以通過 lspci 看到 AMD Xilinx 的 bdf。然后準備好驅動和應用程序并運行以下程序。

獲取最新的驅動程序, 驅動可以從網站下載:

https://github.com/Xilinx/dma_ip_drivers/tree/master/QDMA

從內核中刪除舊模塊(僅在必要時)。 $> rmmod qdma-pf

編譯驅動程序和應用程序。 $> make -DTANDEM_BOOT_SUPPORTED

安裝(復制)驅動程序和應用程序到標準位置。$> make install

載入內核模塊。#> modprobe qdma-pf

產生 H2C 的隊列。 $> dma-ctl qdma10000 q add idx 0 dir h2c mode mm

啟動一個隊列, aperture size 是4k $> dma-ctl qdma10000 q start idx 0 dir h2c aperture_size 4096

傳輸 pdi2,這里的大小和名字需要按照實際情況修改:

$> dma-ctl qdma10000_MM_0-f design_wrapper.pdi -s 1384992 -a 0x102100000

卸載驅動沖 i 性能加載驅動重復2-5。

用 xsdb 去寫 o 0xF1260330,如果 pl_reset 連到了stag2 的邏輯上, 如果沒有這步可以省略。

完成其他測試 ,比如 BD design 后面連了 ddr 或者 bram,可以用 dma_to_device 來測試 PL 是否能正確接收數據。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • amd
    amd
    +關注

    關注

    25

    文章

    5576

    瀏覽量

    136081
  • 控制器
    +關注

    關注

    114

    文章

    17034

    瀏覽量

    183413
  • soc
    soc
    +關注

    關注

    38

    文章

    4360

    瀏覽量

    222078
  • 硬件
    +關注

    關注

    11

    文章

    3471

    瀏覽量

    67312
  • PCIe
    +關注

    關注

    16

    文章

    1330

    瀏覽量

    84862

原文標題:開發者分享|AMD Versal? 自適應 SoC CPM5 QDMA 的 Tandem PCIe 啟動流程介紹

文章出處:【微信號:gh_2d1c7e2d540e,微信公眾號:XILINX開發者社區】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    基于AMD Versal器件實現PCIe5 DMA功能

    VersalAMD 7nm的SoC高端器件,不僅擁有比16nm性能更強的邏輯性能,并且其PS系統中的CPM PCIe也較上一代MPSoC
    的頭像 發表于 06-19 09:44 ?446次閱讀
    基于<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>器件實現<b class='flag-5'>PCIe5</b> DMA功能

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺之 Versal 介紹(2)

    【ALINX 技術分享】AMD Versal AI Edge 自適應計算加速平臺之 Versal 介紹,以及
    的頭像 發表于 03-07 16:03 ?1692次閱讀
    【ALINX 技術分享】<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> AI Edge <b class='flag-5'>自適應</b>計算加速平臺之 <b class='flag-5'>Versal</b> <b class='flag-5'>介紹</b>(2)

    Versal CPM AXI Bridge模式的地址轉換

    列的 Versal 的產品可支持的 PCIE 最高速率不同,能夠支持PCIE5.0協議的產品,例如 VPK120,其 CIPS 內使用的是 CPM5,而只能支持到
    的頭像 發表于 05-10 09:47 ?2302次閱讀
    <b class='flag-5'>Versal</b> <b class='flag-5'>CPM</b> AXI Bridge模式的地址轉換

    Versal 自適應SoC設計指南

    電子發燒友網站提供《Versal 自適應SoC設計指南.pdf》資料免費下載
    發表于 12-14 16:22 ?1次下載
    <b class='flag-5'>Versal</b> <b class='flag-5'>自適應</b><b class='flag-5'>SoC</b>設計指南

    Versal自適應SoC系統集成和 確認方法指南

    電子發燒友網站提供《Versal自適應SoC系統集成和 確認方法指南.pdf》資料免費下載
    發表于 01-03 10:48 ?0次下載
    <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b><b class='flag-5'>SoC</b>系統集成和 確認方法指南

    AMD率先推出符合DisplayPort? 2.1 8K視頻標準的FPGA和自適應SoC

    AMD UltraScale+ FPGA 和 AMD Versal 自適應 SoC 產品系列已率先成為業界符合 VESA DisplayPo
    的頭像 發表于 01-24 09:18 ?749次閱讀

    AMD發布第二代Versal自適應SoC,AI嵌入式領域再提速

    AMD表示,第二代Versal系列自適應SoC搭載全新的AI引擎,相較上一代Versal AI Edge系列,每瓦TOPS功率可實現最多3倍
    的頭像 發表于 04-11 16:07 ?1180次閱讀

    AMD Versal? Adaptive SoC CPM PCIE PIO EP設計CED示例

    本文可讓開發者們看懂 AMD Vivado Design Tool 2023.2 中的“AMD Versal Adaptive SoC CPM
    的頭像 發表于 05-10 09:39 ?973次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b>? Adaptive <b class='flag-5'>SoC</b> <b class='flag-5'>CPM</b> <b class='flag-5'>PCIE</b> PIO EP設計CED示例

    第二代AMD Versal Prime系列自適應SoC的亮點

    第二代 Versal Prime 系列自適應 SoC 是備受期待的 Zynq UltraScale+ MPSoC 產品線的繼任產品,該產品線已廣泛應用于廣播與專業音視頻行業的設備中。第二代
    的頭像 發表于 09-14 15:32 ?893次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Prime系列<b class='flag-5'>自適應</b><b class='flag-5'>SoC</b>的亮點

    AMD推出第二代Versal Premium系列

    近日,AMD(超威,納斯達克股票代碼:AMD )今日宣布推出第二代 AMD Versal Premium 系列,這款自適應
    的頭像 發表于 11-13 09:27 ?854次閱讀

    AMD Versal自適應SoC器件Advanced Flow概覽(上)

    在最新發布的 AMD Vivado Design Suite 2024.2 中,引入的新特性之一是啟用了僅適用于 AMD Versal 自適應 So
    的頭像 發表于 01-17 10:09 ?608次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(上)

    AMD Versal自適應SoC器件Advanced Flow概覽(下)

    AMD Vivado Design Suite 2024.2 版本中,Advanced Flow 自動為所有 AMD Versal 自適應 So
    的頭像 發表于 01-23 09:33 ?626次閱讀
    <b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b><b class='flag-5'>自適應</b><b class='flag-5'>SoC</b>器件Advanced Flow概覽(下)

    第二代AMD Versal Premium系列SoC滿足各種CXL應用需求

    第二代 AMD Versal Premium 系列自適應 SoC 是一款多功能且可配置的平臺,提供全面的 CXL 3.1 子系統。該系列自適應
    的頭像 發表于 04-24 14:52 ?409次閱讀
    第二代<b class='flag-5'>AMD</b> <b class='flag-5'>Versal</b> Premium系列<b class='flag-5'>SoC</b>滿足各種CXL應用需求

    適用于VersalAMD Vivado 加快FPGA開發完成Versal自適應SoC設計

    設計、編譯、交付,輕松搞定。更快更高效。 Vivado 設計套件提供經過優化的設計流程,讓傳統 FPGA 開發人員能夠加快完成 Versal 自適應 SoC 設計。 面向硬件開發人員的
    的頭像 發表于 05-07 15:15 ?510次閱讀
    適用于<b class='flag-5'>Versal</b>的<b class='flag-5'>AMD</b> Vivado  加快FPGA開發完成<b class='flag-5'>Versal</b><b class='flag-5'>自適應</b><b class='flag-5'>SoC</b>設計

    利用AMD VERSAL自適應SoC的設計基線策略

    您是否準備將設計遷移到 AMD Versal 自適應 SoC?設計基線是一種行之有效的時序收斂方法,可在深入研究復雜的布局布線策略之前,幫您的 RTL 設計奠定堅實的基礎。跳過這些步驟
    的頭像 發表于 06-04 11:40 ?189次閱讀
    主站蜘蛛池模板: 醴陵市| 信丰县| 祁阳县| 中阳县| 弥勒县| 工布江达县| 雅安市| 油尖旺区| 仪征市| 韩城市| 永定县| 蓝山县| 秭归县| 岑溪市| 巧家县| 堆龙德庆县| SHOW| 肥乡县| 左云县| 家居| 嘉义县| 无极县| 大同市| 丽江市| 安义县| 玉环县| 鞍山市| 沽源县| 门头沟区| 丰台区| 梁平县| 兴山县| 锡林郭勒盟| 万盛区| 西昌市| 祁东县| 德兴市| 五大连池市| 德清县| 平顺县| 鹿邑县|