概述
混合信號前端(MxFE ) 是一款高度集成的器件，搭載16位、12 GSPS最大采樣速率的RF數模轉換器(DAC)內核，以及12位、6 GSPS采樣速率的RF模數轉換器(ADC)內核。AD9082支持4個發射器通道和2個接收器通道。AD9082非常適合需要使用寬帶ADC和DAC來處理具有寬瞬時帶寬的信號的應用。該器件具有16通道、16.22 Gbps JESD204C或15.5 Gbps JESD204B數據收發器端口、片內時鐘倍頻器和數字信號處理(DSP)功能，適合寬帶或多頻段直接至RF應用。AD9082還具有旁路模式，允許ADC和/或DAC內核的全寬帶功能旁路DSP數據路徑。此器件還具有低延遲回送和跳頻模式，適用于相控陣雷達系統和電子戰應用。
數據表：*附件：AD9082四通道16位12GSPS RFDAC和雙通道12位6GSPS RFADC技術手冊.pdf

應用

• 無線通信基礎設施
• 微波點對點、E頻段和5G毫米波
• 寬帶通信系統
• DOCSIS 3.1和4.0 CMTS
• 相控陣雷達和電子戰
• 電子測試與測量系統

特性

• 靈活、可重新配置的通用平臺設計
  • 4個DAC和2個ADC(4D2A)
  • 支持單通道、雙通道、四通道
  • 最大DAC/ADC采樣速率高達12 GSPS/6 GSPS
    • DAC至ADC的采樣速率比為1、2、3和4
    • ADC和DAC數據路徑旁路選項
    • 模擬帶寬高達8 GHz
    • 滿量程輸出電流范圍，交流耦合：7 mA至40 mA
  • 片內PLL，支持多芯片同步
    • 外部RFCLK輸入選項
• 6 GSPS時的ADC交流性能
  • 滿量程輸入電壓：1.475 V p-p
  • 滿量程正弦波輸入功率：4.4 dBm
  • 噪聲密度：?153 dBFS/Hz
  • 噪聲系數：25.3 dB
  • HD2：?65.2 dBFS(2.7 GHz)
  • HD3：?70.8 dBFS(2.7 GHz)
  • 最差其它諧波（不包括HD2和HD3）：?68.5 dBFS(2.7 GHz)
• DAC交流性能（3.7 GHz輸出）
  • 雙信號音IMD3（每種信號音?7 dBFS）：?78.9 dBc
  • NSD，單音，fDAC = 12 GSPS: ?155.1 dBc/Hz
  • SFDR，單音，fDAC = 12 GSPS: ?70 dBc
• 多種數字功能
  • 支持真正或復雜的數字數據（8位、12位、16位或24位）
  • 可選擇的內插和抽選濾波器
  • 可配置的DDC和DUC
    • 8個精調復數DUC和4個粗調復數DUC
    • 8個精調復數DDC和4個粗調復數DDC
    • 每個DUC/DDC 48位NCO
    • 旁路精調和粗調DUC/DDC的選項
• 可編程的192個抽頭PFIR濾波器，用于實現接收均衡
  • 支持通過GPIO加載的4種不同的配置文件設置
• 每條數據路徑的可編程延遲
• 接收AGC支持
  • 快速檢測，低延遲，用于實現快速的AGC控制
  • 檢測緩慢AGC控制的信號監測器
  • 專用的AGC支持引腳
• 發送DPD支持
  • 微調DUC通道增益控制和延遲調節
  • DPD觀測路徑的粗調DDC延遲調節
• 輔助功能
  • 快速跳頻
  • 直接數字頻率合成器(DDS)
  • 低延遲數字回送模式（ADC至DAC）
  • 具有可選分頻比的ADC時鐘驅動器
  • 功率放大器下游保護電路
  • 片內溫度監控單元
  • 靈活的GPIOx引腳
  • TDD省電選項
• SERDES JESD204B/JESD204C接口，16個通道高達16.22 Gbps
  • 每個DAC和ADC 8個通道
  • JESD204B兼容最大15.5 Gbps的通道速率
  • JESD204C兼容最大16.22 Gbps的通道速率
  • 樣本和位重復模式，用于通道速率匹配
• 總功耗：11.45 W（典型值）
• 15 mm × 15 mm，324引腳BGA，0.8 mm間距

框圖

時序圖

引腳配置描述

典型性能特征
數據曲線代表所有輸出的平均性能，諧波和雜散落在第一奈奎斯特區(< fuc/2)。所有SFDR、IMD3和NSD數據均在實驗室評估板上測量。相位噪聲和鄰道泄漏率(ACL)的所有數據。r)在AD9081-FMCA-EBZ或AD9082-FMCA-EBZ客戶評估板上測量。有關JESD204B和JESD204C模式配置的更多信息，請參見UG-1578用戶指南。

工作原理

AD9082是一款高度集成的28納米射頻混合信號前端（MxFe），具備四個16位、12 GSPS的數模轉換器（DAC）內核以及兩個12位、6 GSPS的模數轉換器（ADC）內核（見圖1）。DAC內核基于電流分段架構，提供互補差分電流輸出，其輸出范圍可在6.43 mA至37.75 mA之間調節。ADC采用比例插值架構，可抑制殘余雜散產物，實現100 Ω差分緩沖器的高線性度。該緩沖器具備過驅動保護功能，用于將ADC內核與射頻ADC電源隔離。片上時鐘乘法器可用于合成射頻DAC和ADC時鐘，也可接收外部時鐘。

靈活的發射和接收數字信號處理（DSP）路徑可對所需的中頻（IF）或射頻（RF）信號進行上下采樣，以有效管理與帶寬要求相符的數據速率。發射和接收的DSP路徑對稱，由主數據路徑中的四個數字上變頻（DUC）和數字下變頻（DDC）模塊組成，每個DUC和DDC模塊均帶有抽取濾波器和內插濾波器。每條通道的數據路徑包含一個48位數控振蕩器（NCO），可用于整數或小數模式操作。通道數據路徑可實現多頻段應用，支持多達八個射頻頻段。DUC和DDC模塊均可旁路，并提供靈活的內插和抽取功能。每個模塊還支持相干跳頻。

在發射和接收數據路徑中還包含額外的DSP功能，以助力系統集成。兩條路徑均設有可調延遲線，用于補償器件外部通道延遲路徑可能出現的失配情況。發射數據路徑集成了數字增益控制、精細延遲調整和功率放大器保護功能，便于在多頻段發射機中實現數字預失真（DPD）。接收數據路徑配備一個靈活的可編程192抽頭有限脈沖響應（FIR）濾波器，可分配給一個或多個ADC用于接收均衡?？赏ㄟ^GPIO引腳選擇四種不同的濾波器配置文件。接收數據路徑還具備慢速信號檢測功能，支持自動增益控制（AGC）。發射和接收的數據格式可以是實數或復數（IQ），分辨率可選8位、12位、16位和24位，符合JESD204B或JESD204C標準。AD9082還支持JESD204模式下的低延遲數字環回功能，可繞過發射和接收DSP路徑，實現奈奎斯特操作。

該器件還支持通過GPIO引腳實現快速跳頻，并具備低延遲數字環回功能。片上熱管理單元（TMU）可用作熱管理方案的一部分，用于監測溫度。同時還提供了功率檢測功能，適用于時分雙工（TDD）應用。

一個16通道JESD204收發器端口，可支持接收和發射數據路徑的高數據傳輸速率。八條SERDES通道專用于發射數據路徑，另外八條用于接收數據路徑，收發器端口可根據JESD204C標準，支持高達24.75 Gbps的數據速率，或根據JESD204B標準，支持高達15.5 Gbps的數據速率。JESD204數據鏈路層高度靈活，可根據目標傳輸速率優化通道數量（或速率）。內部同步功能可確保確定性延遲和相位校準，也可通過外部對齊信號（SYSREF）實現多芯片同步。