人們對電池供電的便攜式小工具和器件的需求量大增，數(shù)字電路的能耗成為一個重要的關(guān)注點(diǎn)。計算和處理變得越來越復(fù)雜，需要速度更快的器件，例如現(xiàn)場可編程門陣列(FPGA)和其他處理芯片。復(fù)雜的處理需要更高的功率，這反過來又會導(dǎo)致高速運(yùn)行的芯片發(fā)熱。如圖1所示，器件尺寸的工藝技術(shù)正微縮至納米級別，為了優(yōu)化器件的處理速度并延長使用壽命，必須相應(yīng)地降低其工作電壓。

圖1. 隨著技術(shù)工藝的進(jìn)步，集成電路的電源電壓越來越低

技術(shù)工藝優(yōu)化趨勢使得市場對高精度電源的需求變得越來越迫切。如果忽視電源的實(shí)際性能，就可能給系統(tǒng)性能帶來風(fēng)險。大多數(shù)穩(wěn)壓器都不夠精準(zhǔn)，如果內(nèi)核電壓低于工作要求電壓，處理器件（如FPGA）可能會因錯誤而發(fā)生故障。在連續(xù)操作情況下，如果內(nèi)核電壓漂移到最大工作要求電壓以上，F(xiàn)PGA可能會被損壞，邏輯中可能產(chǎn)生保持時間故障。這些風(fēng)險可能與負(fù)載條件、工作溫度和設(shè)備老化有關(guān)。雖然本文中的大多數(shù)示例提到了FPGA，但同樣的原理也適用于其他計算和處理器件。

設(shè)計和監(jiān)控計算與處理芯片所用的電源時，需要特別關(guān)注容差問題，因為從不同角度來看的話，容差的處理方式可能有所不同。在本文的討論中，我們在以下章節(jié)定義每種容差。

01 內(nèi)核電壓容差

內(nèi)核電壓容差是計算器件內(nèi)核電源規(guī)格。表1以Altera Arria 10 FPGA為例，顯示了其內(nèi)核電壓規(guī)格。最小值和最大值范圍相對于標(biāo)稱值有±3.3%的容差。以低于標(biāo)準(zhǔn)最小值或高于最大值的電壓操作此器件將會導(dǎo)致性能問題。為了實(shí)現(xiàn)最佳性能和低功耗運(yùn)行，須遵循更嚴(yán)格的容差規(guī)定。

表1. Altera Arria 10內(nèi)核電壓規(guī)格

02 電源容差

電源容差是電源的輸出偏差或輸出穩(wěn)壓性能。要獲得嚴(yán)格的電源容差，需要由專家精心設(shè)計。然而，電源容差可能會受到元器件老化等外部因素的影響，隨時間發(fā)生變化。在應(yīng)用中，此電源容差應(yīng)在內(nèi)核電壓容差范圍內(nèi)。電源輸出的任何操作都可能給處理和計算器件（如FPGA）帶來問題。具有一定標(biāo)稱容差的穩(wěn)壓器，其實(shí)際輸出電壓未必恰好是穩(wěn)壓規(guī)格的中間值，而是在穩(wěn)壓范圍以內(nèi)。原因可能包括：反饋環(huán)路中使用的電阻標(biāo)準(zhǔn)值本身存在一定的容差，進(jìn)而帶來了直流誤差；基準(zhǔn)電壓的穩(wěn)健性；以及反饋環(huán)路補(bǔ)償?shù)膬?yōu)化。假設(shè)一個FPGA的內(nèi)核電壓由開關(guān)穩(wěn)壓器供應(yīng)。該開關(guān)轉(zhuǎn)換器的標(biāo)稱容差為±2%，運(yùn)行時可能處于4%窗口內(nèi)的任何位置。例如可能低于標(biāo)稱值，但仍在-2%以內(nèi)，進(jìn)而導(dǎo)致FPGA存在時序風(fēng)險。或者可能接近+2%的上限，這仍然可以滿足FPGA要求，但不是最佳運(yùn)行條件，會浪費(fèi)大量電力。如果不進(jìn)行監(jiān)控，器件最終可能會在建議的電壓水平之外運(yùn)行，這可能導(dǎo)致更嚴(yán)重的問題，必須避免這種情況的發(fā)生。

03 窗口電源監(jiān)控器容差

窗口電源監(jiān)控器容差（或稱容差窗口）以相對于標(biāo)稱值的百分比設(shè)置欠壓(UV)和過壓(OV)閾值。對于標(biāo)稱電壓值為1 V、容差窗口為±3%的窗口電壓監(jiān)控器，UV閾值設(shè)置為1 V × 0.97，OV閾值設(shè)置為1 V × 1.03。然而，這些閾值（UV和OV）本身也有容差，稱為閾值精度。

04 使用窗口電壓監(jiān)控器

窗口電壓監(jiān)控器通過設(shè)置UV和OV閾值來確保器件在其額定電壓范圍內(nèi)運(yùn)行。如果電源電壓超出這些設(shè)定的限值，它會發(fā)出復(fù)位輸出信號，有助于防止系統(tǒng)出錯，保護(hù)電子器件免受損壞。圖2中的時序圖顯示了當(dāng)監(jiān)測到的電壓低于UV閾值或超過OV閾值時如何提供復(fù)位輸出。窗口電壓監(jiān)控器有多種架構(gòu)方案，可以用來設(shè)置UV和OV閾值，并根據(jù)實(shí)際需要選擇工作容差，從而達(dá)到最佳運(yùn)行狀態(tài)。

圖2. 時序圖，顯示了UV和OV情況下的復(fù)位輸出

然而，選擇窗口監(jiān)控器并采用最佳使用方式并不容易。適當(dāng)?shù)娜莶畲翱谛枰獜谋姸嗫捎梅桨钢凶屑?xì)挑選。此外，UV和OV的復(fù)位閾值本身也有精度規(guī)格。閾值精度通常以百分比表示實(shí)際閾值與計算閾值或目標(biāo)復(fù)位閾值的一致程度，它由集成電路(IC)設(shè)計中的電阻分壓器和帶隙電路決定。基準(zhǔn)電壓和電阻越穩(wěn)健，所能達(dá)到的精度就越高。圖3為窗口電壓監(jiān)控器的容差窗口和閾值精度。UV和OV的實(shí)際閾值分別為UV_TH和OV_TH，它們可以在最小值和最大值的精度規(guī)格范圍內(nèi)變化。

圖3. 欠壓和過壓閾值變化及其精度規(guī)格

電源性能預(yù)算通常在系統(tǒng)設(shè)計期間確定。對于容差或工作規(guī)格為±3%的FPGA內(nèi)核電壓，可以將±1%分配給電源直流穩(wěn)壓誤差，±1%分配給輸出紋波電壓，另外±1%分配給瞬態(tài)響應(yīng)。如果使用精度較差的電源，其穩(wěn)壓誤差有±2%，那么留給瞬變響應(yīng)的余量就會更少。當(dāng)直接供電時，瞬態(tài)響應(yīng)余量不足可能導(dǎo)致瞬態(tài)電壓超出內(nèi)核電壓規(guī)格窗口，從而提高器件發(fā)生故障的風(fēng)險。當(dāng)發(fā)生這種情況時，可以利用窗口電壓監(jiān)控器將FPGA安全地置于復(fù)位模式，從而避免出錯。

05 選擇合適的容差窗口

使用窗口電壓監(jiān)控器的常見困難是如何設(shè)置和選擇適當(dāng)?shù)娜莶畲翱凇Ｓ脩魞A向于選擇容差與內(nèi)核電壓要求相同的窗口電壓監(jiān)控器。例如，對于容差為±3%的內(nèi)核電壓要求，可使用容差窗口為±3%的窗口電壓監(jiān)控器。受閾值精度影響，選擇與FPGA內(nèi)核電壓工作要求相同的容差時，在最大過壓閾值OV_TH（最大值）和最小欠壓閾值UV_TH（最小值）附近的任何電壓值都可能會觸發(fā)復(fù)位輸出，從而導(dǎo)致系統(tǒng)出現(xiàn)故障。在圖4a中，若不考慮閾值精度，受監(jiān)控的電源可能會超出內(nèi)核電壓容差范圍，且在其可能的實(shí)際工作閾值下，電源監(jiān)控器可能無法檢測到異常情況。這個超出±3%的電源將供電給微處理器的內(nèi)核，因此需要選擇更合適的容差窗口。為了避免此類情況的風(fēng)險，OV_TH（最大值）和UV_TH（最小值）應(yīng)設(shè)置在內(nèi)核電壓的±3%容差要求范圍內(nèi)。然而，由于需要保證精度，可用電源窗口的一部分會被占用，導(dǎo)致電源工作窗口變小，如圖4b所示。

圖4. 窗口電壓監(jiān)控器容差設(shè)置：(a)與內(nèi)核電壓容差相同；(b)在內(nèi)核電壓容差范圍內(nèi)

06 閾值精度的影響

考慮使用兩個閾值精度不同的窗口電壓監(jiān)控器來監(jiān)控同一內(nèi)核電壓電源。精度較高的監(jiān)控器的實(shí)際UV和OV閾值相對于預(yù)期UV和OV閾值的偏差，比精度較低的監(jiān)控器要小。從圖5a可以看出，較低的閾值精度會導(dǎo)致電源窗口變窄，因為當(dāng)內(nèi)核電源電壓處于UV和OV監(jiān)控范圍內(nèi)的任何位置時，復(fù)位輸出信號都會被觸發(fā)。在電源精度低、穩(wěn)壓效果差的應(yīng)用中，這可能導(dǎo)致系統(tǒng)變得更加敏感，容易發(fā)生振蕩。相反，高閾值精度會拓寬可用電源窗口，確保電源穩(wěn)定工作，從而提升系統(tǒng)性能，如圖5b所示。

圖5. 允許的電源窗口和復(fù)位響應(yīng)：(a)低閾值精度；(b)高閾值精度

圖6顯示了一個例子，使用兩個閾值精度不同的窗口電壓監(jiān)控器監(jiān)控±5%容差規(guī)格的2.5 V內(nèi)核電壓。本例中使用的容差窗口并非實(shí)際產(chǎn)品提供的選項，而是為了說明閾值精度而選定的。對于圖6a和6b，所用的窗口電壓監(jiān)控器的閾值精度分別為±1.5%和±0.3%。使用±1.5%的閾值精度時，避免在圖6a所示的故障區(qū)域內(nèi)運(yùn)行的最佳容差窗口為±3.5%，因此電源工作窗口為100 mV。使用±0.3%的閾值精度時，令電源輸出最大化的最佳容差窗口為±4.7%，且不存在任何故障風(fēng)險。設(shè)置這些值將提供220 mV的電源工作窗口。精度上的這種差異使工作電源窗口擴(kuò)大了一倍以上，從而有效提高了電源性能。

圖6. 有效工作電源窗口：(a) ±1.5%閾值精度；(b) ±0.3%閾值精度

上述計算是通過 WindowVoltage Monitor Calculator 完成的，該工具有 助于輕松理解和可視化窗口電壓監(jiān)控器中的不同參數(shù)。用戶還 可以檢查器件規(guī)格是否符合設(shè)計要求，例如電源工作窗口。

為應(yīng)對越來越低的內(nèi)核電壓要求，窗口電壓監(jiān)控器的架構(gòu)和性能不斷改進(jìn)，目前的閾值精度達(dá)±1.5%至±0.3%。為了提升精度，可以使用經(jīng)工廠微調(diào)的標(biāo)稱監(jiān)控電壓和容差窗口的窗口電壓監(jiān)控器2,5。MAX16193是一款精度為±0.3%的雙通道監(jiān)控電路。截至2024年，該器件是在不同溫度下閾值精度最高的窗口電壓監(jiān)控器。可提供各種經(jīng)工廠微調(diào)的容差窗口（±2%到±5%），以適應(yīng)工業(yè)和汽車應(yīng)用的不同電源電壓和容差要求。在圖7所示的典型應(yīng)用電路中，輸入通道1 (IN1)以±0.3%的精度監(jiān)控0.6 V至0.9 V閾值范圍內(nèi)的低內(nèi)核電壓軌，而輸入通道2 (IN2)則以±0.3%的精度監(jiān)控0.9 V至3.3 V閾值范圍內(nèi)的較高系統(tǒng)電源軌。

圖7. 窗口電源監(jiān)控器MAX16193的典型應(yīng)用電路，該器件在整個溫度范圍內(nèi)都具有非常高的閾值精度，能夠監(jiān)控MCU的內(nèi)核和輸入/輸出電源電壓

MAX16193的閾值精度在整個工作溫度范圍（-40°C至+125°C）內(nèi)均保持穩(wěn)定。圖8a和圖8b表明，對于IN1和IN2兩個輸入，該器件的高閾值精度在不同溫度下均表現(xiàn)出色。與其他電壓監(jiān)控器僅在特定范圍內(nèi)表現(xiàn)出最優(yōu)性能不同，該器件在從最低到最高工作溫度的整個范圍內(nèi)都能保證高精度。

圖8. (a) IN1和(b) IN2的UV和OV閾值精度隨溫度的變化曲線

07 結(jié)論

為了跟上速度、功耗優(yōu)化的需求以及工藝技術(shù)發(fā)展的步伐，器件的內(nèi)核電壓越來越低，容差越來越嚴(yán)格。窗口電壓監(jiān)控器有助于防止這些器件出現(xiàn)嚴(yán)重問題。然而，閾值精度對于確保器件在規(guī)格窗口內(nèi)正常運(yùn)行起著重要作用。窗口電壓監(jiān)控器的高 閾值精度有助于改善工作電源窗口，從而有效提高電源性能，防止不必要的頻繁復(fù)位和系統(tǒng)振蕩。