半導(dǎo)體設(shè)備商應(yīng)用材料（Applied Materials）日前宣布，材料工程獲得技術(shù)突破，能在大數(shù)據(jù)與人工智能（AI）時(shí)代加速芯片效能。應(yīng)用材料表示，20年來首樁晶體管接點(diǎn)與導(dǎo)線的重大金屬材料變革，能解除7納米及以下晶圓工藝主要的效能瓶頸，由于鎢（W）在晶體管接點(diǎn)的電性表現(xiàn)與銅（Cu）的局部終端金屬導(dǎo)線工藝都已逼近物理極限，成為FinFET無法完全發(fā)揮效能的瓶頸，因此芯片設(shè)計(jì)者在7納米以下能以鈷（Co）金屬取代鎢與銅，藉以增進(jìn)15%芯片效能。

采用鈷可優(yōu)化先進(jìn)工藝金屬填充情形，延續(xù)7納米以下工藝微縮

鎢和銅是目前先進(jìn)工藝采用的重要金屬材料，然而鎢和銅與絕緣層附著力差，因此都需要襯層（Liner Layer）增加金屬與絕緣層間的附著力；此外，為了避免阻止鎢及銅原子擴(kuò)散至絕緣層而影響芯片電性，必須有障壁層（Barrier Layer）存在。

隨著工藝微縮至20納米以下，以鎢Contact（金屬導(dǎo)線及晶體管間的連接通道稱為Contact，由于Contact實(shí)際形狀為非常貼近圓柱體的圓錐體，因此Contact CD一般指的是Contact直徑）工藝為例，20納米的Contact CD中，Barrier就占8納米，Contact中實(shí)際金屬層為12納米（Metal Fill 8nm＋Nucleation 4nm），Contact CD為10納米時(shí)，實(shí)際金屬層僅剩2納米，以此估算Contact CD為8納米時(shí)將沒有金屬層的容納空間，此時(shí)襯層及障壁層的厚度成了工藝微縮瓶頸。然而同樣10納米的Contact CD若采用鈷（如下圖），其障壁層僅4納米，而實(shí)際金屬層有6納米，相較于采用鎢更有潛力在7納米以下工藝持續(xù)發(fā)展。

金屬材料變革將影響中國半導(dǎo)體設(shè)備的研發(fā)方向

目前中國半導(dǎo)體設(shè)備以蝕刻、薄膜及CMP發(fā)展腳步最快，此部分將以打入主流廠商產(chǎn)線、取得認(rèn)證并藉此建立量產(chǎn)數(shù)據(jù)為目標(biāo)，朝向打入先進(jìn)工藝的前段晶體管工藝之遠(yuǎn)期目標(biāo)相當(dāng)明確，然而相較國際主流半導(dǎo)體設(shè)備廠商的技術(shù)水平，中國半導(dǎo)體設(shè)備廠商仍是追隨者角色，因此鈷取代鎢和銅的趨勢確立，將影響中國半導(dǎo)體設(shè)備廠商尤其是蝕刻、薄膜及CMP的研究發(fā)展方向。