ADI公司開發(fā)出一種頻率規(guī)劃技術(shù),與鎖相環(huán)(PLL)設(shè)備結(jié)合使用時(shí),可以消除輸出頻譜中的干擾雜散信號(hào)。了解該技術(shù)的詳情、優(yōu)勢(shì)以及如何使用。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
ADI
+關(guān)注
關(guān)注
148文章
46036瀏覽量
260246 -
pll
+關(guān)注
關(guān)注
6文章
888瀏覽量
136235 -
頻率
+關(guān)注
關(guān)注
4文章
1560瀏覽量
60222
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
IGBT功率模塊動(dòng)態(tài)測(cè)試中夾具雜散電感的影響
在IGBT功率模塊的動(dòng)態(tài)測(cè)試中,夾具的雜散電感(Stray Inductance,Lσ)是影響測(cè)試結(jié)果準(zhǔn)確性的核心因素。雜散電感由測(cè)試夾具的

無雜散、50 MHz 至 2.1 GHz 單通道小數(shù) N 分頻頻率合成器 skyworksinc
電子發(fā)燒友網(wǎng)為你提供()無雜散、50 MHz 至 2.1 GHz 單通道小數(shù) N 分頻頻率合成器相關(guān)產(chǎn)品參數(shù)、數(shù)據(jù)手冊(cè),更有無雜散、50 M
發(fā)表于 05-23 18:30

ADC采樣率與信號(hào)頻率:關(guān)鍵概念與設(shè)計(jì)要點(diǎn)
系統(tǒng)能在保持高采樣率的同時(shí),降低對(duì)數(shù)字接口的速度要求。實(shí)際應(yīng)用建議l 對(duì)于射頻中頻接收等高頻應(yīng)用,優(yōu)先關(guān)注ADC帶寬指標(biāo)l 對(duì)于傳感器信號(hào)采集,重點(diǎn)考慮采樣率與信號(hào)帶寬的關(guān)系l 使用頻率規(guī)劃
發(fā)表于 05-13 09:53
外差式頻譜儀的技術(shù)原理和應(yīng)用場(chǎng)景
:頻譜分析儀可用于無線網(wǎng)絡(luò)的頻譜監(jiān)測(cè)和頻率規(guī)劃,幫助確定最佳的頻率資源分配,減少干擾并提高
發(fā)表于 02-12 14:22
ads58c28正常工作時(shí),改變輸入信號(hào)的頻率,會(huì)有一根雜散信號(hào)與有用信號(hào)相向移動(dòng),為什么?
配置各種測(cè)試模式,結(jié)果均正確,正常工作時(shí),改變輸入信號(hào)的頻率,會(huì)有一根雜散信號(hào)與有用信號(hào)相向移
發(fā)表于 02-12 08:12
ADC10D1500采樣數(shù)據(jù)雜散的原因?
系列FPGA讀取ADC的量化數(shù)據(jù),使用Matlab對(duì)數(shù)據(jù)做FFT,觀察信號(hào)頻譜,在750MHZ處有明顯雜散,該硬件電路板為個(gè)人設(shè)計(jì)電路板,現(xiàn)在找不到引起750M
發(fā)表于 01-08 07:22
ADS5407雜散較差的原因?
以往的項(xiàng)目中使用過(測(cè)試ADS5463,指標(biāo)沒問題,同樣的信號(hào)在ADS5463中雜散大概在60dbc以上)。所以我覺得實(shí)驗(yàn)設(shè)備這一塊問題應(yīng)該也可以排除掉。
調(diào)節(jié)內(nèi)部寄存器,開啟偏
發(fā)表于 01-08 06:30
DAC3482存在雜散怎么解決?
當(dāng)前DTRU產(chǎn)品中使用了DAC3482,故障率達(dá)到12%,從FPGA側(cè)IQ數(shù)據(jù)到達(dá)DAC3482,從3482出口處測(cè)量到的信號(hào),發(fā)現(xiàn)近端存在雜散。具體見下圖所示。
另外做了如下實(shí)驗(yàn):
1、將
發(fā)表于 12-16 06:23
DAC37J82輸出頻點(diǎn)48M處雜散無法減弱是什么原因?
我們調(diào)試DAC37J82,現(xiàn)在204B接口連接正常,輸出信號(hào)中心頻點(diǎn)正常,但是兩側(cè)48M處雜散很高,無法消除,幫分析一下原因。
信號(hào)為72
發(fā)表于 11-22 06:54
DAC39J82輸出信號(hào)在140MHz頻率存在雜散怎么解決?
在使用DAC39J82過程中我們發(fā)現(xiàn)DAC芯片在輸出是0—500M頻率信號(hào)時(shí),在120MHZ以下沒有沒有雜散問題。在150M,200M,3
發(fā)表于 11-22 06:07
LMX2572EVM在測(cè)試評(píng)估版時(shí),不同頻率下整數(shù)邊界雜散差別很大是為什么?
在測(cè)試評(píng)估版時(shí),不同頻率下整數(shù)邊界雜散差別很大。
下表是100M鑒相頻率下,偏離1M的雜散抑制
發(fā)表于 11-13 07:43
LMX2594如何降低整數(shù)邊界雜散?
我的參考頻率為80MHz,鑒相頻率為160MHz,現(xiàn)在雜散為80 的整數(shù)倍,是否為整數(shù)邊界雜散
發(fā)表于 11-11 08:02
請(qǐng)問LMX2694-EP輸出信號(hào)中有小數(shù)分頻雜散該如何解決?
大家好,如下圖所示,輸出的1GHz信號(hào)近端有小數(shù)分頻雜散,后發(fā)現(xiàn)有的頻點(diǎn)沒有,有的頻點(diǎn)會(huì)更多,小數(shù)分頻的分子分母是計(jì)算出來可以正好輸出1GHz整數(shù)頻率;
相關(guān)配置:環(huán)路濾波器是用的參
發(fā)表于 11-11 06:05
雜散有什么影響?雜散從哪里來?
說到射頻的難點(diǎn)不得不提雜散,雜散也是射頻被稱為“玄學(xué)”的來源。雜散也是學(xué)習(xí)射頻必經(jīng)的一個(gè)難點(diǎn)。本

深入解析晶振時(shí)鐘信號(hào)干擾源:寄生電容、雜散電容與分布電容
在現(xiàn)代電子電路設(shè)計(jì)中,晶振時(shí)鐘信號(hào)的高頻特性使得其容易受到各種干擾。其中,寄生電容、雜散電容和分布電容是影響晶振時(shí)鐘
發(fā)表于 09-26 14:49
評(píng)論