賽靈思人工智能平臺再次閃耀”紅毯”。 Lady Gaga在奧斯卡頒獎典禮上以其熱門電影A Star Is Born的歌曲“Shallow”獲得了巨大的勝利，賽靈思在德國嵌入式世界 （Embedded World ）大展上以其深度學(xué)習(xí)上的“Deep”，贏得了嵌入式計(jì)算設(shè)計(jì)最高獎項(xiàng) —— 著名的嵌入式世界最佳展示獎。

這是繼賽靈思機(jī)器學(xué)習(xí)套件ML Suite 在嵌入式視覺峰會贏得“最佳云技術(shù)”大獎之后，賽靈思人工智能平臺產(chǎn)品再獲殊榮。在眾多企業(yè)提名的人工智能、機(jī)器學(xué)習(xí) （AI / ML）類方案的激烈角逐中，賽靈思從中脫穎而出。

賽靈思人工智能平臺是業(yè)界首個雙硬件和軟件優(yōu)化器。全面的軟件環(huán)境直接在Caffe，TensorFlow和MxNet等標(biāo)準(zhǔn)框架中編譯和量化經(jīng)過訓(xùn)練的神經(jīng)網(wǎng)絡(luò)模型，并優(yōu)化它們，以便在賽靈思 SoC和FPGA上實(shí)現(xiàn)。

賽靈思人工智能平臺

該平臺的網(wǎng)絡(luò)剪枝技術(shù)將AI計(jì)算要求降低了93％，且精度損失不到1％。此外，為了獲得最佳性能，它還根據(jù)網(wǎng)絡(luò)結(jié)構(gòu)自定義了AI推斷的硬件IP和存儲器層次結(jié)構(gòu)。

該獎項(xiàng)進(jìn)一步肯定了賽靈思靈活應(yīng)變的AI推斷加速方案，其從云到端為行業(yè)提供了無與倫比的低時延性能。我們的AI平臺和生態(tài)系統(tǒng)使開發(fā)人員能夠加速其整體應(yīng)用，同時將網(wǎng)絡(luò)性能優(yōu)化提高至5倍至50倍，并同時降低功耗。

下面就請跟隨小編一起來看看，2019 Embedded World（嵌入式世界）展會上所展示的一大波賽靈思人工智能平臺吧。

0 1 RFSoC 軟件定義無線電

該軟件定義無線電演示主要展示 Zynq UltraScale + RFSoC 數(shù)十億采樣 RF 數(shù)據(jù)轉(zhuǎn)換器和軟判決前向糾錯 (SD-FEC)，其集成在一個 SoC 架構(gòu)中。此產(chǎn)品系列在一款 Zynq UltraScale+ 器件中提供 ARM Cortex-A53 處理子系統(tǒng)、UltraScale+ 可編程邏輯和最高信號處理帶寬，能夠提供綜合 RF 信號鏈，滿足無線、有線電視接入、測量測試、早期預(yù)警／雷達(dá)以及其它高性能 RF 應(yīng)用需求。

0 2 多流低時延視頻編解碼器

許多實(shí)時視頻編碼應(yīng)用都需要低時延，比如視覺醫(yī)療手術(shù)設(shè)備、監(jiān)控?cái)z像頭或嚴(yán)重依賴視頻數(shù)據(jù)實(shí)時處理的高級駕駛員輔助系統(tǒng) (ADAS)。實(shí)時視頻應(yīng)用的關(guān)鍵指標(biāo)是玻璃時延。該低時延視頻編解碼器演示采用子幀時延模式展示了其對多流場景的支持，該模式最適合實(shí)時視頻流類型的應(yīng)用。

0 3 FPGA設(shè)計(jì)入門 — Cortex-M1

在 Arm Cortex-M1 內(nèi)核的賽靈思器件上演示軟硬件啟動，這是 Arm DesignStart FPGA 程序的一部分。MDK/Keil 開發(fā)工具，直接連接至基于 Cortex-M1 的子系統(tǒng)，該子系統(tǒng)在一個基于 FPGA 的 Arty-S7 評估板上實(shí)例化。實(shí)時選項(xiàng)可針對主機(jī)筆記本電腦上的應(yīng)用設(shè)計(jì)進(jìn)行更新，并下載到該電路板上。針對 RTOS 運(yùn)行的 ThreadX。將加載支持 Cortex-M1 設(shè)計(jì)的 Vivado，其可用來說明賽靈思 DesignStart FPGA 流程。

0 4 八通道視頻監(jiān)控分析設(shè)備

視頻分析設(shè)備可通過從現(xiàn)有攝像頭獲取輸入信息并在網(wǎng)絡(luò)中添加智能性，為現(xiàn)有的安全系統(tǒng)注入新的活力。該演示將展示賽靈思如何實(shí)現(xiàn)不同攝像頭 8 個 H.264/H.265 視頻通道的同時解碼以及如何在單個 Zynq UltraScale+ MPSoC 中應(yīng)用靈活響應(yīng)的 AI。8 個 IP 攝像頭（Xilinx 或第三方）使用 RTSP 客戶端向設(shè)備發(fā)送壓縮的比特流。

0 5 將機(jī)器學(xué)習(xí)推斷從云轉(zhuǎn)移至端

本演示展示了一個支持 Xilinx + AWS 物聯(lián)網(wǎng)的分布式控制應(yīng)用如何利用 AWS 云分析、機(jī)器學(xué)習(xí)模型構(gòu)建、應(yīng)用供應(yīng)及系統(tǒng)儀表板的比例。我們基于油氣行業(yè)場景展示了工業(yè)控制器和智能 I/O 模塊如何通過 Zynq Ultrascale+ 上的 AWS Greengrass 和 Xilinx Zynq-7000 平臺上的亞馬遜 FreeRTOS 與 AWS 云服務(wù)協(xié)作。 該演示展示了如何通過將機(jī)器學(xué)習(xí)應(yīng)用從云端轉(zhuǎn)移至端點(diǎn)（這可縮短時延響應(yīng)時間并降低帶寬要求），為使用壽命很長的系統(tǒng)實(shí)現(xiàn)漸進(jìn)的應(yīng)用功能。

0 6 基于Python的預(yù)測維護(hù)功能

SPYN 是 Xilinx 新一代簡單易用的馬達(dá)控制及分析套件。SPYN 采用 Zynq-7000 SoC，帶有一個可用于在 FPGA 架構(gòu)中創(chuàng)建加速電機(jī)控制算法的 C 語言界面以及支持傳感器數(shù)據(jù)采集及處理的 PYNQ 框架，可為普及的 Python 庫提供幫助。查看和控制片上分析和預(yù)測性維護(hù)算法是通過一個由片上 Ubuntu 網(wǎng)絡(luò)服務(wù)器驅(qū)動的 Jupyter 筆記本界面實(shí)現(xiàn)的。

0 7 采用機(jī)器學(xué)習(xí)加速器的攝像頭

IDS NXT 平臺是一系列基于視覺應(yīng)用的工業(yè)攝像頭，主要用于在 Xilinx Zynq UltraScale+ MPSoC 中嵌入了 Kortiq 的 AIScale 機(jī)器學(xué)習(xí)加速器的機(jī)器視覺應(yīng)用。演示的特點(diǎn)是各種旋轉(zhuǎn)的目標(biāo)，這些目標(biāo)由在 FPGA 邏輯中實(shí)現(xiàn)的低時延、低功耗 Kortiq AIScale 加速器在幾十毫秒內(nèi)檢測識別。此外，Zynq UltraScale+ MPSoC 還安裝在 Kortiq 的 SOMIQ 系統(tǒng)級模塊上，以便輕松實(shí)現(xiàn)人工智能部署。

0 8 DRIVE-XA 自動駕駛開發(fā)平臺

DRIVE-XA 是 Xilinx 最新的自動駕駛開發(fā)及路線規(guī)劃平臺。該平臺為客戶提供了一個模塊化的可定制異構(gòu)處理環(huán)境，具有廣泛的傳感器接口選項(xiàng)。該演示將展示平臺的數(shù)據(jù)聚合、預(yù)處理和分配 (DAPD) 功能，以及 Xylon 的 6 攝像頭 BSP 框架，該框架可為用戶提供一個高效執(zhí)行 IP 開發(fā)的起點(diǎn)。

0 9 針對ADAS圖像識別的深度學(xué)習(xí)

多通道神經(jīng)網(wǎng)絡(luò)處理用于目標(biāo)檢測，支持完整的車道場景分割和目標(biāo)檢測識別。演示如何使用 CNN 加速器進(jìn)行深度學(xué)習(xí)，以獲得性能優(yōu)化的 ADAS 解決方案。本演示使用基于 Zynq Ultrascale+ 的 ZCU102 平臺，該平臺運(yùn)行支持四個外部攝像頭和加載的視頻流的多神經(jīng)網(wǎng)絡(luò)。

1 0 為ADAS實(shí)現(xiàn)動態(tài)功能eXchange

DFX 可幫助系統(tǒng)開發(fā)人員將系統(tǒng)運(yùn)行時過程中互相排斥的函數(shù)納入單個器件中。由于設(shè)備資源的限制，這些功能不能一起使用。這些資源限制可通過部分重配置來解決，其中通過 DFX 激活各種功能。前置攝像頭視圖、后置攝像頭視圖、生物特征識別以及其它相互排斥的功能現(xiàn)在可通過加載急需事件觸發(fā)在單個設(shè)備中有效提供。這些功能相結(jié)合，所需的資源將超過單個設(shè)備所能提供的資源。使用 System View VSI 來分區(qū)和實(shí)現(xiàn) DFX，可以在運(yùn)行時為系統(tǒng)工作提供這些功能。該演示將為演示 DFX 的前后攝像頭展示一款 ADAS 解決方案。

1 1 Alveo加速卡上的端點(diǎn)分析

端點(diǎn)設(shè)備產(chǎn)生的數(shù)據(jù)量呈指數(shù)級增長。Xelera 分析軟件為實(shí)時分析端點(diǎn)服務(wù)器上的數(shù)據(jù)提供一個實(shí)時解決方案。采用 Xilinx Alveo 加速器卡的 Xelera 分析庫包含高速分析和機(jī)器學(xué)習(xí)算法，其使用無需改變應(yīng)用層面的代碼。

1 2 Alveo上的自適應(yīng)比特率轉(zhuǎn)碼

當(dāng)前的視頻服務(wù)提供商使用新一代壓縮標(biāo)準(zhǔn)和自適應(yīng)比特率 (ABR) 流媒體協(xié)議來管理帶寬并確保高效的視頻分發(fā)。這兩種方法都能帶來有效的結(jié)果，但也會增加計(jì)算復(fù)雜性。Xilinx 看到了這一挑戰(zhàn)，開始與 NGCodec 和 VYUsync 合作，構(gòu)建一個在無需客戶對現(xiàn)有基礎(chǔ)架構(gòu)進(jìn)行大幅修改的情況下即可提供必要性能的解決方案。 我們一起向 HEVC 或 VP9 ABR 轉(zhuǎn)碼器提供 Alveo 加速的實(shí)時 H.264。