并行結(jié)構(gòu)的原理是通過犧牲面積來降低功耗。將一個功能模塊復(fù)制為n(n≥2)個相同的模塊，這些模塊并行計算后通過數(shù)據(jù)選擇器選擇輸出，采用二分頻的并行結(jié)構(gòu)，如圖4所示。

　　并行設(shè)計后，由于有多個模塊同時工作，提高了吞吐能力，可以把每個模塊的速度降低為原來的l/n。根據(jù)延時和工作電壓的線性關(guān)系，工作電壓可以相應(yīng)降低為原來的l/n，電容增大為原來的n倍，工作頻率降低為原來的l/n，根據(jù)式(1)功耗降低為原來的1/n2。并行設(shè)計的關(guān)鍵是算法設(shè)計，一般算法中并行計算的并行度往往比較低，并行度高的算法比較難開發(fā)。例如：若原模塊的功耗為P=a×CL×V2dd×f，采用二分頻結(jié)構(gòu)，由于增加了一個模塊和數(shù)據(jù)選擇器，整個電容負(fù)載為2.2CL，工作頻率為f/2，工作電壓可以降為O.6 V，則其功耗為：

　　由此可見，二分頻并行結(jié)構(gòu)在保持原有電路性能的同時降低了60%的功耗。

　　流水線技術(shù)本質(zhì)上也是一種并行。把某一功能模塊分成n個階段進行流水作業(yè)，每個階段由一個子模塊來完成，在子模塊之間插入寄存器，如圖5所示。若工作頻率不變，對某個模塊的速度要求僅為原來的1/n，則工作電壓可以降低為原來的1/n，電容的變化不大(寄存器面積占的比例很小)，功耗可降低為原來的 1/n2，面積基本不變，但增加了控制的復(fù)雜度。例如，若原模塊的功耗為P=α×C1×V2dd×f，采用流水線技術(shù)，由于增加了寄存器，整個電容負(fù)載為 1.2CL，工作頻率不變，工作電壓降為0.6 V，則其功耗為：

　　由此可見，流水線技術(shù)能顯著降低系統(tǒng)功耗。

　　通過流水線技術(shù)和并行結(jié)構(gòu)降低功耗的前提是電路工作電壓可變。如果工作電壓固定，則這兩種方法只能提高電路的工作速度，并相應(yīng)地增加了電路的功耗。在深亞微米工藝下，工作電壓已經(jīng)比較接近閾值電壓，為了使工作電壓有足夠的下降空間，應(yīng)該降低闊值電壓;但是隨著閾值電壓的降低，亞閾值電流將呈指數(shù)增長，靜態(tài)功耗迅速增加。因此，電壓的下降空間有限。

　　2.4 低功耗單元庫

　　設(shè)計低功耗單元庫是降低功耗的一個重要方法，包括調(diào)整單元尺寸、改進電路結(jié)構(gòu)和版圖設(shè)計。用戶可以根據(jù)負(fù)載電容和電路延時的需要選擇不同尺寸的電路來實現(xiàn)，這樣會導(dǎo)致不同的功耗，因此可以根據(jù)需要設(shè)計不同尺寸的單元。同時，為常用的單元選擇低功耗的實現(xiàn)結(jié)構(gòu)，如觸發(fā)器、鎖存器和數(shù)據(jù)選擇器等。

　　2.5 低功耗狀態(tài)機編碼

　　狀態(tài)機編碼對信號的活動性具有重要影響，通過合理選擇狀態(tài)機狀態(tài)的編碼方法，減少狀態(tài)切換時電路的翻轉(zhuǎn)，可以降低狀態(tài)機的功耗。其原則是：對于頻繁切換的相鄰狀態(tài)，盡量采用相鄰編碼。例如：Gray碼在任何兩個連續(xù)的編碼之間只有一位的數(shù)值不同，在設(shè)計計數(shù)器時，使用Gray碼取代二進制碼，則計數(shù)器的改變次數(shù)幾乎減少一半，顯著降低了功耗;在訪問相鄰的地址空間時，其跳變次數(shù)顯著減少，有效地降低了總線功耗。

　　2.6 Cache的低功耗設(shè)計

　　作為現(xiàn)代微處理器中的重要部件，Cache的功耗約占整個芯片功耗的30%～60%，因此設(shè)計高性能、低功耗的Cach結(jié)構(gòu)，對降低微處理器的功耗有明顯作用。Cache低功耗設(shè)計的關(guān)鍵在于降低失效率，減少不必要的操作。通常用來降低Cache功耗的方法有以下兩種：一種是從存儲器的結(jié)構(gòu)出發(fā)，設(shè)計低功耗的存儲器，例如采用基于CAM的Cache結(jié)構(gòu);另一種是通過減少對Cache的訪問次數(shù)來降低功耗。

　　以上主要是從硬件的角度來實現(xiàn)功耗的降低。除了硬件方法，通過軟件方面的優(yōu)化，也能顯著地降低功耗。例如：在Crusoe處理器中，采用高效的超長指令 (VLIW)、代碼融合(Code Morphing)技術(shù)、LongRun電源管理技術(shù)和RunCooler工作溫度自動調(diào)節(jié)等創(chuàng)新技術(shù)，獲得了良好的低功耗效果。

　　3 微處理器的低功耗設(shè)計研究展望

　　功耗是微處理器設(shè)計長期面臨的問題，分析當(dāng)前的研究狀況，未來的低功耗微處理器設(shè)計研究有如下發(fā)展趨勢：

　　首先，系統(tǒng)級的低功耗設(shè)計研究。抽象層次越高，采用低功耗技術(shù)功耗可降低的比例越大。

　　其次，面向功耗的軟硬件協(xié)同設(shè)計。而向功耗的軟硬件協(xié)同設(shè)計可以獲得功耗優(yōu)化的系統(tǒng)架構(gòu)，再配合有效的功耗管理，可以大大降低最終的功耗。

　　再次，異步電路的研究。同步電路的時鐘功耗在整個系統(tǒng)的功耗中占了相當(dāng)大的比例。異步邏輯無需全局時鐘，而是采用握手信號協(xié)調(diào)模塊問的工作，減少了時鐘驅(qū)動和同步電路中很多不必要的翻轉(zhuǎn)，從而有效地降低了功耗。然而，異步電路實現(xiàn)困難，且缺乏EDA軟件的支持，因而還有待于進一步的研究。

　　4 結(jié)論

　　本文介紹了低功耗微處理器的研究現(xiàn)狀，討論了幾種常用的微處理器低功耗設(shè)計技術(shù)，展望了低功耗微處理器設(shè)計研究的發(fā)展趨勢。