盡管 EEPROM 和閃存通常是大多數(shù)應用中非易失性存儲器 （NVM） 的首選，但鐵電 RAM （FRAM） 為能量收集應用中的許多低功耗設計提供了明顯的優(yōu)勢，例如無線傳感器節(jié)點、智能電表、和其他數(shù)據(jù)記錄設計。憑借其延長的寫入周期耐久性和數(shù)據(jù)保留時間，F(xiàn)RAM 技術(shù)可以幫助設計人員使用賽普拉斯半導體、富士通半導體、羅姆半導體等制造商提供的可用 FRAM IC 和基于 FRAM 的 MCU 滿足長達十年的低功耗 NVM 操作要求和德州儀器。

　　傳統(tǒng)的 NVM，例如閃存和 EEPROM，以電荷載流子的形式將數(shù)據(jù)存儲在浮柵中，這需要電荷泵將電壓提升到迫使載流子通過柵極氧化物所需的水平。因此，加上這些設備固有的長寫入延遲和高功耗，它們的高壓寫入操作最終會磨損單元 - 有時只需 10，000 次寫入周期。

　　FRAM 優(yōu)勢

　　相比之下，鐵電 RAM （FRAM） 通過鐵電材料鋯鈦酸鉛或 PZT （Pb （ZrTi）O 3 ） 的極化來存儲數(shù)據(jù)，該材料作為薄膜放置在兩個電極之間，類似于電容器的結(jié)構(gòu)。 與 DRAM 一樣，F(xiàn)RAM 陣列中的每個位都是單獨讀取和寫入的，但 DRAM 使用晶體管和電容器來存儲位，而 FRAM 使用由施加電場引起的相應位的晶體結(jié)構(gòu)中的偶極位移穿過電極（圖 1）。因為在電場移除后這種極化仍然存在，所以即使沒有可用電源，F(xiàn)RAM 數(shù)據(jù)也會無限期地持續(xù)存在——這對于由不確定環(huán)境源供電的設計來說是一項至關重要的能力。

　　圖 1：在 FRAM 單元中，數(shù)據(jù)存儲為由在 PZT 薄膜上施加電場引起的極化狀態(tài) - 這種方法可以延長數(shù)據(jù)保留時間并消除浮柵技術(shù)中遇到的磨損。（富士通半導體提供）

　　除了實現(xiàn) FRAM 的非易失性外，晶體極化的使用還比基于電荷存儲的技術(shù)具有許多優(yōu)勢（見表 1）。由于它避免了浮柵技術(shù)的潛在退化效應，F(xiàn)RAM 存儲器的壽命及其在斷電時保留數(shù)據(jù)的能力幾乎是無限的。例如，富士通半導體MB85R1001A和 ROHM Semiconductor MR48V256A等 FRAM 存儲器件都規(guī)定了 10 年的數(shù)據(jù)保留性能。

　　表 1：FRAM 與其他內(nèi)存技術(shù)的比較。（富士通半導體提供）

　　通過消除對浮柵存儲器技術(shù)所需的電荷泵的需求，F(xiàn)RAM 可以在 3.3 V 或更低的典型電源范圍內(nèi)工作。此外，與存儲電荷存儲設備不同，F(xiàn)RAM 設備對 α 粒子具有抵抗力，并且通常表現(xiàn)出低于可檢測極限的軟錯誤率 （SER）。

　　設計影響

　　FRAM 優(yōu)勢的影響會影響系統(tǒng)設計，例如無線傳感器節(jié)點，這些系統(tǒng)需要結(jié)合高速寫入和低功耗操作。例如，憑借其高速率，設計人員可以使用單個 FRAM 器件，而他們可能需要多個并行排列的 EEPROM 器件來實現(xiàn)可接受的數(shù)據(jù)寫入吞吐率。在那些 EEPROM 設計中，當一個 EEPROM 設備完成其寫入周期時，控制器將按順序在下一個 EEPROM 設備上啟動寫入操作，依此類推。然而，使用 FRAM，所有寫入都以隨機訪問的總線速度發(fā)生，沒有基于內(nèi)存的延遲或其他寫入減慢。因此，與閃存相比，F(xiàn)RAM 存儲器的寫入速度通常要快得多，而且能耗要求要低得多。

　　設計人員還可以消除確保數(shù)據(jù)完整性所需的電源備份策略的需要。對于 EEPROM 系統(tǒng)，當檢測到電源故障時，存儲器控制器必須完成一個完整的寫入周期以達到所需的數(shù)據(jù)塊大小——需要額外的能量存儲來確保基于 EEPROM 的設計中的寫入周期完成。憑借其快速的循環(huán)時間，即使在突然斷電的情況下，F(xiàn)RAM 也能夠完成寫入過程，從而確保數(shù)據(jù)完整性，而無需復雜的電源備份方法。

　　在應用層面，F(xiàn)RAM 的快速寫入速度和低功耗運行還支持在無線傳感器或電能表等能量收集應用中進行連續(xù)測量。在給定的功率預算下，與其他 NVM 技術(shù)相比，F(xiàn)RAM 設備將能夠以更精細的粒度完成更多的讀/寫周期。

　　FRAM 還為開發(fā)人員提供了統(tǒng)一的內(nèi)存架構(gòu)，支持代碼和數(shù)據(jù)的靈活分區(qū)，并允許更簡單、更小的單芯片內(nèi)存解決方案。同時，設計人員可以使用簡單的寫保護電路輕松保護存儲在 FRAM 中的代碼免受意外寫入，從而為基于 FRAM 的設計提供可編程的塊寫保護功能（圖 2，HC151 多路復用器）。

　　圖 2：設計人員可以使用 HC151 等低功耗多路復用器來實現(xiàn)簡單的與地址相關的寫使能功能，以保護存儲在 FRAM 器件中的代碼。（由賽普拉斯半導體提供）

　　設備配置

　　設計人員可以找到支持并行、SPI 串行或 I 2 C/2 線串行接口的 FRAM 存儲器。例如，除了并行 1Mb MB85R1001A FRAM 外，F(xiàn)ujitsu 還提供 1Mb SPI 串行設備MB85RS1MT，使設計人員能夠在典型的 SPI 主/從配置中使用任意數(shù)量的設備（圖 3）。除了在比并行同類產(chǎn)品更低的電源電壓下運行外，串行 FRAM 器件還為空間受限的設計提供更小的封裝選項。例如，ROHM Semiconductor 的 32K SPI 串行MR45V032A采用 8 引腳塑料小外形封裝 （SOP），寬度僅為 0.154“ 和 3.90 mm。

　　圖 3：富士通 MB85RS1MT 等設備允許對配備 SPI 的 MCU 使用熟悉的主/從配置 - 或使用使用設備的 SI 和 SO 端口的簡單總線連接解決方??案進行非基于 SPI 的設計。（富士通半導體提供）

　　FRAM 技術(shù)的優(yōu)勢延伸到 MCU，例如帶有片上 FRAM 的德州儀器 MSP430FR MCU 系列。在 MCU 中，F(xiàn)RAM 的高速操作可加快整體處理速度，允許全速寫入非易失性存儲器，而不是強制 MCU 進入等待狀態(tài)或阻塞中斷。TI 的 FRAM MCU 系列從MSP430FR5739等器件擴展到其全功能MSP430FR5969系列。MSP430 系列中最小的器件，MSP430FR5739 采用 24 引腳 2 x 2 裸片大小的球柵陣列 （DSBGA），但還包括五個定時器、一個 12 通道 10 位 ADC 和直接存儲器訪問（DMA） 用于最大限度地縮短活動模式下的時間。

　　TI 的 MSP430FR5969 是該公司功耗最低的 MCU，具有大量片上 FRAM 存儲（圖 4）。在活動模式下，MCU 在啟用實時時鐘 （RTC） 的情況下僅需要 100 μA/MHz 的活動模式電流和 450 nA 的待機模式電流。該系列中的器件包括一套全面的外設和一個能夠進行單輸入或差分輸入操作的 16 通道 12 位模數(shù)轉(zhuǎn)換器 （ADC）。這些 MCU 還具有 256 位高級加密標準 （AES） 加速器和知識產(chǎn)權(quán) （IP） 封裝模塊，用于保護關鍵數(shù)據(jù)。

　　圖 4：Texas Instruments MSP430FR5969 MCU 將完整的外設與片上 FRAM 存儲相結(jié)合，同時僅需要 100 μA/MHz 的活動模式電流，并且由于其多種低功耗模式 （LPM） 而顯著降低。 （德州儀器提供）

　　結(jié)論

　　FRAM 設備提供具有 10 年數(shù)據(jù)保留時間的非易失性存儲，而所需功率僅為熟悉的閃存和 EEPROM 替代品的一小部分。使用可用的基于 FRAM 的內(nèi)存和 MCU 設備，工程師可以將這些強大的設備構(gòu)建到低功耗能量收集應用程序中，并確信它們能夠運行多年并在間歇性斷電的情況下保持長期數(shù)據(jù)。