您的位置：電子發(fā)燒友網(wǎng) > 電子技術(shù)應(yīng)用 > 嵌入式技術(shù) > FPGA/ASIC技術(shù) >
PLD設(shè)計(jì)速成（3）-采用VHDL設(shè)計(jì)輸入三人表決器(2)
2012年05月18日 16:37 來源：本站整理 作者：秩名 我要評論(0)
3.2 新建VHDL文檔
(圖形和verilog-HDL設(shè)計(jì)的過程見后面的部分)
FILE->NEW
或者點(diǎn)下圖的新建圖標(biāo)：
連后選擇Text Editor File文件，點(diǎn)OK如下圖
本文導(dǎo)航
- 第 1 頁：PLD設(shè)計(jì)速成（3）-采用VHDL設(shè)計(jì)輸入三人表決器(1)
- 第 2 頁：新建VHDL文檔
- 第 3 頁：輸入設(shè)計(jì)文件
- 第 4 頁：保存文件
用戶評論
發(fā)表評論
PLD芯片業(yè)界動(dòng)態(tài)
PLD芯片技術(shù)應(yīng)用
VHDL語言技術(shù)應(yīng)用
VHDL語言資料下載
- 異步串行通信接口電路的VHDL語言設(shè)計(jì)
- 基本數(shù)學(xué)運(yùn)算庫 -包括各種用VHDL語言描述的基本數(shù)學(xué)運(yùn)算單
- VHDL語言的常用語法
- VHDL語言的程序結(jié)構(gòu)與數(shù)據(jù)類型
- vhdl語言實(shí)例集
- 基于CPLD的VHDL語言數(shù)字鐘(含秒表)設(shè)計(jì)
- VHDL語言實(shí)現(xiàn)DDR2 SDRAM控制
- VHDL語言在狀態(tài)機(jī)電路中的設(shè)計(jì)
- 基于VHDL語言的智能密碼鎖設(shè)計(jì)
- VHDL語言電子科技大學(xué)課件 PPT