在圖像數據處理系統中，常常需要對高速信號進行采集與處理。例如，在光傳感技術中對光脈沖散射信號的測量，在雷達工程中對電磁脈沖信號的測量等，都需要對高速信號進行采集與運算，而且此類高速信號的測量，往往對數據采集與處理系統提出嚴格的要求。本文設計并實現一種基于DSP和USB的高速數據采集與處理系統。該系統電路簡單，可靠性好，具有一定的通用性，并且可以進行多通道擴展。
　　
　　1 原理概述
　　基于DSP和USB的高速數據采集與處理系統的原理框圖如圖1所示。系統上電后，DSP、FPGA分別由各自的FLASH加載程序，采集與處理系統開始運行。在A/D變換器完成轉換后由FPGA向DSP發送中斷0申請信號，DSP從A/D FIFO RAM中讀取數據，并進行小波變換去噪處理，處理結束后DSP向USB控制器發送中斷申請信號，USB控制器將處理后的數據發送至PC機，由主機應用程序顯示數據。主機應用程序還可以對整個采集、處理系統進行控制，主要設定三個功能：接收處理后的數據，接收處理前的數據，設定A/D的采樣頻率和采樣點數。
　　2 系統硬件設計
　　系統硬件設計主要分為三大部分：DSP部分、FPGA部分、USB部分。
　　2.1 DSP部分設計
　　本系統使用的DSP芯片為TI（德州儀器）公司的TMS320VC33，它是TI公司推出的性價比極高的32位浮點型數字信號處理芯片，是目前在國內外使用最為廣泛的浮點DSP之一。
　　TMS320VC33具有以下特點：哈佛結構；流水線操作；專用的硬件乘法器；特殊的DSP指令；快速的指令周期。另外，TMS320VC33還具有強大的浮點運算能力，運算速度可達　　150MFLOPS（每秒百萬次浮點運算），處理能力達到75MIPS（每秒百萬次指令周期）。而且，它還采用3.3V I/O電壓和1.8V處理器核電壓使功耗降低到200mW。
　　DSP部分的電路設計主要是為TMS320VC33的外圍電路設計。TMS320VC33的STRB0和引腳分別連接存儲器的片選和使能引腳，實現程序/數據存儲器的擴展；引腳接到高電平，INT2引腳接到低電平，實現上電后程序自加載；由TMS、TDI、TDO、TCK、、EMU0、EMU1等引腳組成程序下載口，以方便DSP程序調試。
　　2.2 FPGA部分設計
　　因為本系統的邏輯比較復雜，為了有效地減少硬件的體積、提高硬件系統的可靠性，這里把所有的邏輯控制電路、各種存儲器/寄存器的地址譯碼電路都用一塊超大規模現場可編程邏輯門陣列（FPGA）XC3090來實現。邏輯控制電路包括：命令寄存器、采樣點數/采樣頻率設定寄存器、中斷申請信號發生器、將A/D結果寫入FIFO RAM的控制電路、USB及其FIFO和A/D FIFO狀態檢測電路。
　　2.3 USB部分設計
　　TMS320VC33與USB控制器AN2136SC之間通過雙向FIFO 交換數據，握手信號使用AN2136SC的PC口。當USB為接收緩沖器時，DSP讀，AN2136SC寫;當USB為發送緩沖器時，DSP寫，AN2136SC讀。PC（0）～（3）用作二者的讀寫通道，方向可編程確定; PC（4）用于TMS320VC33向AN2136SC申請中斷;PC（5）用于AN2136SC復位USB接收緩沖器;PC（6）用于USB接收器滿標志，若接收器已滿則禁止AN2136進一步對USB接收緩沖器寫入;PC（7）用于USB發送緩沖器空標志，若緩沖器已空則禁止AN2136SC進一步對USB發送緩沖器讀出。
　　3 系統軟件設計
　　系統軟件主要包括五大部分：DSP程序（用于A/D采樣控制、數據處理、DSP與USB總線之間的信息交換）、USB總線驅動程序、USB固件程序（用于PC機與DSP之間的數據交換與處理）、主機應用程序、FPGA中對地址的譯碼程序和各個寄存器的實現程序。