仿真是所有系統成功開發的基礎。通過在不同條件、參數值和輸入情況下對系統進行高級行為仿真，工程師可以迅速找到、分離并糾正系統的設計問題。因為在這一階段，比較容易區分設計問題和編程問題。通過在系統級工作，設計人員可以確定這一階段的問題是來自設計缺陷，而不是編程問題。此外，在信號處理系統設計中使用基于模型的方法大大縮短了“錯誤診斷延遲”時間——從設計中出現錯誤到發現錯誤并分離錯誤的時間。
在電信領域，一直采用現場可編程門陣列(FPGA)做為預/后處理器或者協處理器。語音電信應用中的數字信號處理(DSP)要求輸入數據為正常語音速率，具有嚴格的時序約束，要求能在連續的輸入數據采樣間完成計算。采用DSP處理器之后，在整個計算中可以執行數萬條指令。但是，無線通信中，一個DSP處理器無法實時實現中頻(IF)和基帶調制解調器中的高速算法。利用某些DSP處理器的多個處理單元可以克服指令帶寬限制。然而，創建專用的流水線代碼以真正發揮這種并行(同時執行)的優勢需要手工優化匯編語言例程。
對這類代碼進行維護、重用和實現會產生很多問題，成本比較高。而且，實際的并行能力也相對較弱。用于實現高帶寬計算的比較好的替代方案是采用FPGA做為預/后處理器或者協處理器，將重復算法和算法中對速率要求嚴格的部分集成到FPGA中。采用FPGA和自動設計軟件后，工程師能夠采用單純用DSP不可能實現的方式來優化系統性能。
圖1顯示了FPGA的速率優勢。由于是并行算法，因此，計算吞吐量和時鐘周期數之比非常高。現在單個FPGA能夠實現幾百個千兆MAC區。為了發揮這種性能潛力，可以利用Altera DSP Builder模塊組構成的Simulink結構圖來建立一個系統。DSP Builder的好處在于可通過采用標準信號處理模塊，在PLD中建立一個高速信號處理系統，而不必通過HDL編程。
設計人員可以利用DSP Builder中的模塊，為Simulink中的以采樣時間建模的系統生成硬件實現。具體工具包括比特和周期精度級的Simulink模塊，包含算法和存儲功能等基本操作。Altera DSP IP庫支持的復雜功能和子系統，也可以采用提供的DSP Builder模塊組來集成。
FPGA中的DSP系統設計需要高級算法和后端HDL開發工具，將自動生成的HDL綜合到硬件中。采用這兩種集成工具，設計人員不需要成為VHDL或者Verilog程序員。這些程序包是自動系統生成工具，在其中對硬件系統組件進行定義、互聯、仿真和驗證，不需要進行下層的HDL的編程。采用真正的“指向然后點擊”設計方法，完全在PC中將系統結構生成一個完整的系統，對其進行仿真和驗證，并下載到FPGA中。
?

圖1.一個算法的串行和并行實現對比
DSP Builder使用 MathWorks公司的MATLAB工具和Simulink環境來生成信號處理系統。這一工具結合了MATLAB/Simulink的算法開發、仿真、驗證功能以及FPGA設計軟件的硬件綜合和仿真功能。DSP Builder集成到Simulink中，系統、算法和硬件設計人員利用這一工具可以共享使用“拖放”結構的開發平臺。從大菜單選項中選擇DSP Builder模塊組的組件，將其放置到Simulink工作空間中，用鼠標點擊把它們連接起來。通過下拉菜單來控制指定組件的參數。