本文檔的主要內(nèi)容詳細(xì)介紹的是Xilinx 7系列FPGA時鐘資源的

　　Xilinx7系列FPGA包括四個FPGA系列，它們都是為最低功耗而設(shè)計(jì)的，以使一個通用設(shè)計(jì)能夠跨系列擴(kuò)展以獲得最佳的功率、性能和成本。斯巴達(dá)-7系列是7系列產(chǎn)品中密度最低、成本最低的入門級產(chǎn)品。Artix-7系列針對成本敏感、高容量應(yīng)用，針對每瓦最高性能和每瓦帶寬進(jìn)行了優(yōu)化。Kintex-7系列是一種創(chuàng)新型FPGA，針對最佳性價(jià)比進(jìn)行了優(yōu)化。Virtex-7系列針對最高的系統(tǒng)性能和容量進(jìn)行了優(yōu)化。

　　7系列FPGA時鐘資源通過專用的全球和地區(qū)I/O和時鐘資源管理復(fù)雜和簡單的時鐘要求。時鐘管理塊（CMT）提供時鐘頻率合成、扭曲和抖動過濾功能性。非-在設(shè)計(jì)時鐘功能時，不建議使用本地路由等時鐘資源。

　　?全局時鐘樹允許設(shè)備上的同步元件計(jì)時。

　　?I/O和區(qū)域時鐘樹允許最多三個垂直相鄰的時鐘區(qū)域計(jì)時。

　　?CMT，每個CMT包含一個混合模式時鐘管理器（MMCM）和一個鎖相環(huán)（PLL），位于I/O列旁邊的CMT列中。為了計(jì)時，每個7系列設(shè)備被劃分為時鐘區(qū)域。

　　?時鐘區(qū)域的數(shù)量隨設(shè)備大小而變化，從最小設(shè)備的一個時鐘區(qū)域到最大設(shè)備中的24個時鐘區(qū)域。

　　?時鐘區(qū)域包括50個CLB和一個I/O組（50個I/O）的區(qū)域中的所有同步元件（例如：CLB、I/O、串行收發(fā)器、DSP、塊RAM、CMT），中心有一個水平時鐘行（HROW）。

　　?每個時鐘區(qū)域從HROW向上和向下跨越25個CLB，并水平跨越設(shè)備的每一側(cè)。