在模塊化設(shè)計(jì)過(guò)程中編寫(xiě)testbench并仿真的方法介紹

?在開(kāi)始設(shè)計(jì)前，根據(jù)設(shè)計(jì)劃分好各功能模塊（為了敘述方便，這里以對(duì)“FPGA數(shù)字信號(hào)處理（十三）鎖相環(huán)位同步技術(shù)的實(shí)現(xiàn)”中設(shè)計(jì)的系統(tǒng)仿真為例）。

2023-09-04 標(biāo)簽：鎖相環(huán)FPGA設(shè)計(jì)仿真器 2524 0

什么是半實(shí)物仿真？讀取文件的方式有哪些？

在數(shù)字信號(hào)處理領(lǐng)域，很多數(shù)據(jù)的保存形式都是文本文件！有了數(shù)據(jù)，這樣就可以在計(jì)算機(jī)中完成半實(shí)物仿真了！什么是半實(shí)物仿真？

2023-09-02 標(biāo)簽：存儲(chǔ)器二進(jìn)制數(shù)字信號(hào)處理 2336 0

為什么signed_vector的-128結(jié)果中間有很多空格？

相信各位小伙伴，都能理解該仿真結(jié)果的產(chǎn)生，但是可能有的小伙伴會(huì)有疑問(wèn)，為什么signed_vector的-128結(jié)果中間有很多空格？你真的仔細(xì)，先為你豎...

2023-09-02 標(biāo)簽：二進(jìn)制仿真器十進(jìn)制 724 0

怎樣使用命令提示符批量自動(dòng)運(yùn)行仿真呢？

由于在運(yùn)行仿真后，系統(tǒng)保留的數(shù)據(jù)會(huì)占用較大的硬盤(pán)空間，因此在大多數(shù)情況下，仿真生成的文件將在運(yùn)行結(jié)束后被自動(dòng)刪除。

2023-09-02 標(biāo)簽：負(fù)載電流仿真器輸出電壓 1867 0

怎樣使用AWR軟件進(jìn)行MMIC產(chǎn)品開(kāi)發(fā)的設(shè)計(jì)？

半導(dǎo)體器件為移動(dòng)設(shè)備、通信基礎(chǔ)設(shè)施和航空航天應(yīng)用提供卓越的射頻性能。

2023-09-01 標(biāo)簽：功率放大器仿真器DFM 2228 0

Testbench的基本組成和設(shè)計(jì)規(guī)則

??對(duì)于小型設(shè)計(jì)來(lái)說(shuō)，最好的測(cè)試方式便是使用TestBench和HDL仿真器來(lái)驗(yàn)證其正確性。一般TestBench需要包含這些部分：實(shí)例化待測(cè)試設(shè)計(jì)、使...

2023-09-01 標(biāo)簽：fpga仿真器Verilog 1739 0

FPGA實(shí)現(xiàn)ISP常見(jiàn)2D去噪的方法

ISP中通常包括對(duì)圖像的去噪，英文名稱(chēng)為Image Denoising。是指的對(duì)數(shù)字圖像中的噪聲進(jìn)行消除或減少的過(guò)程。

2023-08-30 標(biāo)簽：處理器fpga濾波器 2545 0

?S參數(shù)去嵌之DK DF值擬合方案流程與仿真測(cè)試擬合過(guò)程

走線L1 s參數(shù)測(cè)量(注意L1的長(zhǎng)度要大于校準(zhǔn)線的長(zhǎng)度，方便我們?nèi)￠L(zhǎng)度差)

2023-08-30 標(biāo)簽：PCB板連接器仿真器 4989 0

何為斷言？斷言的作用有哪些？斷言的種類(lèi) 斷言層次結(jié)構(gòu)

斷言主要用來(lái)檢查仿真過(guò)程中存在的時(shí)序問(wèn)題，如果存在異常情況，斷言會(huì)報(bào)警。一般在數(shù)字電路設(shè)計(jì)中都要加入斷言，斷言占整個(gè)設(shè)計(jì)的比例應(yīng)不少于30%。

2023-08-28 標(biāo)簽：仿真器模擬器SVA 9035 0

ARM各種斷點(diǎn)到底有什么區(qū)別？什么類(lèi)型的斷點(diǎn)會(huì)修改Flash？

最近在支持BLE KW客戶時(shí)就遇到一個(gè)很隱蔽的問(wèn)題，讓我對(duì)ARM斷點(diǎn)又有了顛覆性的認(rèn)識(shí)，此處聊作記錄，也為讀者分析問(wèn)題提供一個(gè)思路。

2023-08-28 標(biāo)簽：處理器mcuarm 3034 0

如何使用display提高debug效率呢？

在verilog中雖然沒(méi)有system verilog的assertion，但是我們依舊可以使用display打印檢查各類(lèi)錯(cuò)誤，在RTL級(jí)的仿真中能夠快...

2023-08-27 標(biāo)簽：芯片設(shè)計(jì)仿真器RTL 1730 0

DPD的原理是什么？DPD到底是怎么實(shí)現(xiàn)運(yùn)行的？

我一直認(rèn)為射頻工程師的最高進(jìn)階，是DPD，因?yàn)榻Y(jié)合了算法處理，一下子就拉開(kāi)了與普通射頻工程師的差距。

2023-08-27 標(biāo)簽：仿真器數(shù)字預(yù)失真DPD算法 7198 0

verilog/systemverilog中隱藏的初始化說(shuō)明

在Verilog和SystemVerilog中經(jīng)常需要在使用變量或者線網(wǎng)之前，期望變量和線網(wǎng)有對(duì)應(yīng)的初始值

2023-08-25 標(biāo)簽：仿真器VaRVerilog語(yǔ)言 1452 0

基于Ansys Workbench的Maxwell&optiSLang永磁電機(jī)聯(lián)設(shè)計(jì)

Ansys optiSLang是一款先進(jìn)的仿真流程集成與設(shè)計(jì)優(yōu)化（PIDO）工具。具有非常靈活開(kāi)放的仿真流程搭建平臺(tái)，可以集成100種以上的CAE和CA...

2023-08-24 標(biāo)簽：永磁同步電機(jī)仿真器永磁電機(jī) 1.5萬(wàn) 0

基于51單片機(jī)的帶時(shí)間顯示的紅綠燈設(shè)計(jì)

帶時(shí)間顯示的紅綠燈設(shè)計(jì)，30秒南北綠燈，東西紅燈；3次閃爍黃燈；切換為30秒東西綠燈，南北紅燈； 具體定時(shí)時(shí)間可根據(jù)程序自行修改，帶有源程序、仿真圖。

2023-08-23 標(biāo)簽：仿真器51單片機(jī) 1894 0

S32K1XX系列MCU復(fù)位問(wèn)題的解決方法

最近有朋友調(diào)試S32K1XX系列的一塊控制板，遇到了一個(gè)奇怪的問(wèn)題，就是板子不斷復(fù)位，無(wú)法連接下載器，而且問(wèn)題找不到，于是我協(xié)助他調(diào)試了一下，然后最后發(fā)...

2023-08-23 標(biāo)簽：mcu仿真器引腳 3175 0

螺釘布置對(duì)底部散熱型表貼式功率器件熱表現(xiàn)有何影響？

元器件封裝按照安裝的方式不同可以分為兩大類(lèi)：直插式器件(Through-hole mounting device, THD)和表貼式器件(Surface...

2023-08-23 標(biāo)簽：PCB板仿真器散熱器 1175 0

Fluent Meshing讀入幾何的三種常用方法

對(duì)于我們流體工程師來(lái)講，“仿真驅(qū)動(dòng)設(shè)計(jì)”是常常被掛在嘴邊的一句話。CFD的主要工作，也是將我們所熟識(shí)的物理現(xiàn)象，應(yīng)用到特定的場(chǎng)景（產(chǎn)品）之中。

2023-08-21 標(biāo)簽：仿真器CADSCDMA 8018 0

Foreach對(duì)Associative Array的constraint約束問(wèn)題記錄分享

systemverilog constraint中的foreach可以對(duì)數(shù)組進(jìn)行遍歷和約束，常用于普通數(shù)組，隊(duì)列或者動(dòng)態(tài)數(shù)組。

2023-08-21 標(biāo)簽：仿真器Verilog語(yǔ)言 1471 0

最少需要幾個(gè)加法器IP才可以實(shí)現(xiàn)累加器的功能呢？

已知一個(gè)加法器IP，其功能是計(jì)算兩個(gè)數(shù)的和，但這個(gè)和延遲兩個(gè)周期才會(huì)輸出。

2023-08-18 標(biāo)簽：寄存器存儲(chǔ)器仿真器 1583 0