多路選擇器知識

• 

  帶32位MCU和高精度ADC的SoC產品-SD93F系列開發指南（八）

  在開發指南（七）中，我們簡單介紹了LBT模塊中低電壓檢測功能的測試，本章我們講解一下24位高精度SD ADC的使用方法，

  2023-12-15 標簽： mcu adc soc 1854 0

• Verilog代碼：if-else和case的電路結構和區別

  每個if-else就是一個2選1mux器。當信號有明顯優先級時，首先要考慮if-else，但是if嵌套過多也會導致速度變

  2023-11-29 標簽： Verilog D觸發器 代碼 4662 0

• 

  如何使用Verilog語言進行仿真驗證

  仿真驗證主要作用是搭建一個測試平臺，測試和驗證程序設計的正確性，驗證設計是否實現了我們所預期的功能。其結構如下圖所示。

  2023-10-02 標簽： 仿真驗證 HDL語言 Verilog設計 2294 0

• 

  教你學Vivado—以2選1多路選擇器為例

  在EGO1開發板上實現2選1多路選擇器。

  2023-10-02 標簽： RTL FPGA芯片 時序仿真 3752 0

• 

  如何使用兩輸入與非門實現1個兩輸入的與門？

  會算數值在二進制、八進制、十進制以及十六進制之間的任意轉換。

  2023-06-29 標簽： 格雷碼 狀態機 BCD碼 21401 0

• 

  教你如何書寫高質量的Verilog代碼？

  HDL 語言僅是對已知硬件電路的文本表現形式編寫前，對所需實現的硬件電路“胸有成竹”

  2023-06-27 標簽： 寄存器 觸發器 HDL語言 2274 0

• 

  在RTL編碼書寫中如何考慮時延與布線的問題呢？

  分if-else,case 的各種情況分開討論,主要目的是將分支支路中 晚到的信號放到離輸出最近的一級中

  2023-06-27 標簽： FPGA設計 比較器 RTL 1219 0

• 

  高質量VerilogHDL描述方法

  VerilogHDL可綜合的四大法寶：always、if-else、case、assign，本文將圍繞這四大法寶來講述。

  2023-06-05 標簽： 晶體管 時序電路 加法器 1040 0

• 

  多路選擇器設計

  組合邏輯電路的輸出信號只與當前時刻的輸入信號有關，與其他時刻的輸入狀態無關，無存儲電路或反饋電路。

  2023-05-22 標簽： led燈 RTL 組合邏輯電路 2568 0

• 

  基于FPGA的多路選擇器設計

  組合邏輯電路的輸出信號只與當前時刻的輸入信號有關，與其他時刻的輸入狀態無關，無存儲電路或反饋電路。多路選擇器是在多路數據

  2023-05-12 標簽： fpga led 反饋電路 1858 0

展開查看更多