完善資料讓更多小伙伴認(rèn)識你，還能領(lǐng)取20積分哦，立即完善>
標(biāo)簽 > 時序分析
時序分析是以分析時間序列的發(fā)展過程、方向和趨勢，預(yù)測將來時域可能達(dá)到的目標(biāo)的方法。此方法運(yùn)用概率統(tǒng)計(jì)中時間序列分析原理和技術(shù)，利用時序系統(tǒng)的數(shù)據(jù)相關(guān)性，建立相應(yīng)的數(shù)學(xué)模型，描述系統(tǒng)的時序狀態(tài)，以預(yù)測未來。
文章：94個 瀏覽：22847次 帖子：15個
本文接著解析SDF3.0的Timing Checks Entries、Timing Environment Entries兩個部分。
什么是鎖存器？數(shù)字IC設(shè)計(jì)中為什么要避免鎖存器？
數(shù)字IC設(shè)計(jì)里，常會出現(xiàn)鎖存器，D觸發(fā)器和寄存器，很多人（比如我）老傻傻分不清，搞不懂他們的區(qū)別是什么。
2024-02-17 標(biāo)簽：IC設(shè)計(jì)移位寄存器鎖存器 3085 0
FPGA通過SPI對ADC配置簡介（三）3線SPI配置時序分析
AD9249的SPI控制模塊包含4根信號線，即CSB1、CSB2、SDIO以及SCLK。但CSB1、CSB2可以一起由CSB來控制，實(shí)際上就是3線SPI。
組合邏輯的延遲Tc，從FF1/CK到FF1/Q的延遲為Tq，定義Treal = Tq + Tc，從建立時間和保持時間這兩個標(biāo)準(zhǔn)去考察Treal。
時鐘的時序特性主要分為抖動(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3點(diǎn)。對于低速設(shè)計(jì)，基本不用考慮這...
后端設(shè)計(jì)PG liberty增量式生成實(shí)現(xiàn)方案
pin scope 的 pin對應(yīng)的PG 信息：這個用于工具判別信號所屬的PG網(wǎng)絡(luò)，從而對UPF flow里的isolation或者LS做合規(guī)檢查，注意...
當(dāng)觸發(fā)器或寄存器在時鐘上升沿到達(dá)時將D的值賦給Q，這個過程稱之為采樣（sampling）。當(dāng)時鐘上升沿時，如果D是0或者1的穩(wěn)定狀態(tài)，那么Q也會輸出一個...
成為一名說得過去的FPGA設(shè)計(jì)者，需要練好5項(xiàng)基本功：仿真、綜合、時序分析、調(diào)試、驗(yàn)證。
2023-09-28 標(biāo)簽：fpgaFPGA設(shè)計(jì)仿真 1072 0
上篇推文對I2C總線的特性進(jìn)行了介紹和描述。對于開發(fā)者而言，最重要的是編碼I2C的讀寫時序驅(qū)動。本篇推文主要總結(jié)和分享I2C總線主機(jī)端通信的編程實(shí)現(xiàn)思路...
單片機(jī)的三總線結(jié)構(gòu)與總線時序分析
計(jì)算機(jī)系統(tǒng)是以微處理器為核心的，各器件要與微處理器相連，且必須協(xié)調(diào)工作，所以在微處理機(jī)中引入了總線的概念，各器件共同享用總線，任何時候只能有一個器件發(fā)送...
設(shè)計(jì)驗(yàn)證需要滿足性能、功能和架構(gòu)等三個主要標(biāo)準(zhǔn)。首先需要滿足功能標(biāo)準(zhǔn)，然后進(jìn)行設(shè)計(jì)驗(yàn)證，驗(yàn)證設(shè)計(jì)的芯片是否能夠正常工作。如果芯片能夠正常工作，則進(jìn)行后端...
2023-09-10 標(biāo)簽：芯片設(shè)計(jì)時序分析納米芯片 1712 0
時序路徑作為時序約束和時序分析的物理連接關(guān)系，可分為片間路徑和片內(nèi)路徑。
正如“聚合”的意思（字典）“兩個或多個事物聚集在一起的發(fā)生”。所以我們可以假設(shè)它也與 2 個時鐘路徑聚集在一起有關(guān)。 （了解時鐘路徑請參考另一篇博客-靜...
FPGA時序分析-建立時間和保持時間裕量都是inf怎么解決呢？
今天有個小伙伴遇到一個問題，就是在vivado里面綜合后看到的建立時間和保持時間裕量都是inf，我們來看看怎么解決這個問題。
2023-07-30 標(biāo)簽：fpgaFPGA設(shè)計(jì)寄存器 1748 0
我覺得稱時鐘樹為芯片的大動脈一點(diǎn)也不夸張，因?yàn)樗衒lipflop 翻轉(zhuǎn)都要受到它的控制。而時鐘樹的設(shè)計(jì)到實(shí)現(xiàn)是一個很復(fù)雜的過程，從流程上說，它牽扯到使...
時序分析本質(zhì)上就是一種時序檢查，目的是檢查設(shè)計(jì)中所有的D觸發(fā)器是否能夠正常工作，也就是檢查D觸發(fā)器的同步端口（數(shù)據(jù)輸入端口）的變化是否滿足建立時間要求（...
今天要介紹的時序基本概念是Mode（模式）. 這是Multiple Scenario環(huán)境下Sign off的一個重要概念。芯片的設(shè)計(jì)模式包括最基本的功能...
2023-07-10 標(biāo)簽：寄存器存儲器芯片設(shè)計(jì) 4602 0
換一批
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
| 伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
關(guān)注我們的微信
下載發(fā)燒友APP
電子發(fā)燒友觀察
版權(quán)所有 ? 湖南華秋數(shù)字科技有限公司
長沙市望城經(jīng)濟(jì)技術(shù)開發(fā)區(qū)航空路6號手機(jī)智能終端產(chǎn)業(yè)園2號廠房3層（0731-88081133）
電子發(fā)燒友 （電路圖） 湘公網(wǎng)安備43011202000918
工商網(wǎng)監(jiān)
湘ICP備2023018690號-1
