模數轉換器的性能及時鐘抖動對其造成的影響分析

對高速信號進行高分辨率的數字化處理需審慎選擇時鐘，才不至于使其影響模數轉換器（ADC）的性能。借助本文，我們將使讀者更好地理解時鐘抖動問題及其對高速AD...

2020-08-01 標簽：振蕩器時鐘模數轉換器 1552 0

簡述時鐘如何影響精密ADC

在 DAQ 系統(tǒng)中，時鐘作為時間參考，以便所有組件可以同步運行。對于模數轉換器 (ADC)，準確且穩(wěn)定的時鐘可確保主機向 ADC 發(fā)送命令，并且 ADC...

2023-03-16 標簽：數據時鐘模數轉換器 1548 0

時鐘抖動的影響

抖動和相位噪聲是晶振的非常重要指標，本文主要從抖動和相位噪聲定義及原理出發(fā)，闡述其在不同場景下對數字系統(tǒng)、高速串行接口、數據轉換器和射頻系統(tǒng)的影響。

2023-03-26 標簽：晶振pll抖動 1545 0

DLL發(fā)生諧波鎖定的原理

舉個簡單的例子，假如一個250MHz的DLL，其正常鎖定后的整個延時鏈（VCDL）的總延時為一個周期T，即4ns。但在某些特別情況下，VCDL可能延時2...

2023-03-23 標簽：dll諧波時鐘 1544 0

經過BUFGMUX的時鐘該如何約束

時序場景如下圖所示，clk0和clk1兩個時鐘輸入，經過BUFGMUX后，輸出到后面的邏輯，但同時clk0和clk1還分別驅動了其他邏輯。

2023-12-19 標簽：時鐘約束選擇器 1544 0

淺談FPGA芯片架構

?FPGA 芯片架構是非常重要的，如果你不了解 FPGA 芯片內部的詳細架構。

2023-07-04 標簽：fpgafifo時鐘 1542 0

時鐘SR觸發(fā)器及機械彈跳電路設計

觸發(fā)器是一個基本的存儲單元，可以存儲 1 位數字信息。它是一個雙穩(wěn)態(tài)電子電路，即它有兩個穩(wěn)定狀態(tài)：高電平或低電平。由于觸發(fā)器是雙穩(wěn)態(tài)元件，它的輸出保持在...

2023-05-04 標簽：電路設計時鐘鎖存器 1527 0

多位寬數據通過握手方式跨時鐘域

對于多位寬數據，我們可以采用握手方式實現(xiàn)跨時鐘域操作。該方式可直接使用xpm_cdc_handshake實現(xiàn)，如下圖所示。

2023-05-06 標簽：fpga時鐘觸發(fā)器 1521 0

雅特力AT32F435/437 ACC使用指南

HICK時鐘校準器（ACC）利用OTGFS作為設備時產生的SOF信號作為參考信號達到校準HICK的目的，SOF信號為主機發(fā)給設備其周期為1ms的脈沖信號...

2023-04-21 標簽：控制器時鐘ACC 1506 0

STM32入門學習筆記之時鐘樹架構（上）

STM32屬于Cortex-M3內核的單片機，時鐘結構比之前的51單片機較復雜的多，根據數據手冊，STM32F103的時鐘結構

2023-02-16 標簽：單片機STM32時鐘 1486 0

分享一些優(yōu)秀的verilog代碼 高質量verilog代碼的六要素

高質量的verilog代碼至少需要包含以下幾個要素：可讀性、功能、性能、標準化、穩(wěn)定性、可定位。

2023-07-18 標簽：Verilog時鐘編程 1480 0

Linux reset子系統(tǒng)及驅動實例

上篇講了Linux clock驅動，今天說說Linux的reset驅動。

2023-05-31 標簽：內核Linux時鐘 1478 0

基于并行數據處理改進算法在FPGA中實現(xiàn)

在信號處理過程中，我們通常將模擬信號轉化為數字信號進行處理或傳輸。原始數據用取樣的方法進行采集，通過A/D轉換將模擬信號變成數字信號。但是這樣的數字信號...

2020-07-30 標簽：fpga芯片時鐘 1464 0

巧記電路原理圖的英文縮寫

使芯片能夠工作。要用的時候，就打開EN腳，不用的時候就關閉。有些芯片是高電平使能，有些是低電平使能，要看元器件的數據手冊才知。

2023-05-22 標簽：電路原理圖時鐘總線 1461 0