完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個(gè) 瀏覽:132177次 帖子:56個(gè)
Mentor嵌入式多核架構(gòu)允許在Zynq UltraScale + MPSoC上的兩個(gè)ARM Cortex-R5內(nèi)核上同步4個(gè)ARM Cortex-A5...
Xilinx SDAccel開發(fā)環(huán)境在X86_64位工作站的運(yùn)行情況
本視頻演示了SDAccel開發(fā)環(huán)境在一個(gè)標(biāo)準(zhǔn)X86_64位工作站上運(yùn)行的情況,以展示其為您所帶來的生產(chǎn)力的提升;以及該開發(fā)環(huán)境對(duì)OpenCL,C,C +...
Zynq UltraScale+ MPSoC的發(fā)售消息
Zynq?UltraScale+?MPSoC,現(xiàn)已開始發(fā)售。視頻向您重點(diǎn)介紹了Xilinx UltraScale +產(chǎn)品組合的第一位成員
NI Virtual Bench和Cloudium兩款產(chǎn)品的介紹
觀看Xilinx Xcell每日博客編輯Steve Leibson,介紹NI Virtual Bench和Cloudium集成媒體處理平臺(tái)的兩款產(chǎn)品。
Xilinx Zynq UltraScale+ MPSoC的同步調(diào)試和跟蹤演示
Lauterbach演示了Zynq UltraScale + MPSoC上的ARM Cortex-A53和Cortex-R5內(nèi)核在2015年嵌入式世界中...
Xinlinx SDAccel開發(fā)環(huán)境是什么?
面向OpenCL,C和C ++的SDAccel開發(fā)環(huán)境利用FPGA將數(shù)據(jù)中心單位功耗性能提升高達(dá)25倍。作為SDx系列的成員,SDAccel是首個(gè)面向O...
了解使用帶存儲(chǔ)器接口的時(shí)鐘的最常見問題。 這將涵蓋LVDS時(shí)鐘的抖動(dòng),時(shí)鐘共享和AC耦合。
了解如何使用Vivado在設(shè)備啟動(dòng)時(shí)及其周??圍進(jìn)行調(diào)試。 你也會(huì)學(xué)習(xí) 使用Vivado 2014.1中引入的Trigger at Startup功...
有著最高DSP帶寬的Artix-7 A100T FPGA器件介紹
Artix-7 A100T FPGA提供同類產(chǎn)品中最高的DSP帶寬。
Cornerstone Identity公司首席執(zhí)行官兼創(chuàng)始人Larry Wang介紹了個(gè)人身份識(shí)別的ID CAM,它利用Zynq All Progra...
Xilinx教育生態(tài)系統(tǒng)是公私合作伙伴關(guān)系的一個(gè)明確的綜合模型,創(chuàng)建了一條管道,全面支持學(xué)生,同時(shí)加強(qiáng)他們?cè)诳茖W(xué),技術(shù),工程,藝術(shù)和數(shù)學(xué)方面的教育
嵌入式產(chǎn)品產(chǎn)品經(jīng)理Eric Myers使用NI系統(tǒng)模塊(SOM)演示了Airbus智能工具概念,用于他們的未來工廠。
“MAX”自動(dòng)駕駛汽車軟件平臺(tái)通過輕松集成傳感器和控制邏輯實(shí)現(xiàn)快速開發(fā),實(shí)現(xiàn)自動(dòng)駕駛操作。
2018-11-27 標(biāo)簽:傳感器賽靈思自動(dòng)駕駛 3335 0
了解Vivado設(shè)計(jì)套件中的一些廣泛的設(shè)計(jì)分析功能,旨在識(shí)別可能影響性能的設(shè)計(jì)中的問題區(qū)域。
該演示展示了實(shí)時(shí)頭部和眼瞼跟蹤以及精確的凝視方向測量,可在各種具有挑戰(zhàn)性的真實(shí)條件下進(jìn)行可靠的駕駛員注意和駕駛員狀態(tài)檢測。
2018-11-27 標(biāo)簽:賽靈思監(jiān)控系統(tǒng)跟蹤 3547 0
如何將Altera的SDC約束轉(zhuǎn)換為Xilinx XDC約束
了解如何將Altera的SDC約束轉(zhuǎn)換為Xilinx XDC約束,以及需要更改或修改哪些約束以使Altera的約束適用于Vivado設(shè)計(jì)軟件。
2018-11-27 標(biāo)簽:賽靈思設(shè)計(jì)vivado 5429 0
Xilinx公司產(chǎn)品的戰(zhàn)略轉(zhuǎn)型之路及未來5年發(fā)展藍(lán)圖
從可編程邏輯到All Programmable,從實(shí)現(xiàn)設(shè)計(jì)到實(shí)現(xiàn)差異化設(shè)計(jì),從IC功能驅(qū)動(dòng)到系統(tǒng)價(jià)值驅(qū)動(dòng),從膠合與加速器到更智能與任意互聯(lián)...
2018-11-27 標(biāo)簽:賽靈思云計(jì)算物聯(lián)網(wǎng) 2488 0
如何使用RPX文件保存和恢復(fù)時(shí)序報(bào)告
了解如何使用RPX文件保存和恢復(fù)時(shí)序報(bào)告。 對(duì)于基于項(xiàng)目的用戶,當(dāng)您打開實(shí)施的設(shè)計(jì)時(shí),實(shí)施的時(shí)間報(bào)告會(huì)自動(dòng)打開。 對(duì)于非基于項(xiàng)目的用戶,您可以保存R...
四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)的演示
高級(jí)系統(tǒng)架構(gòu)師Paul Zoratti演示了針對(duì)四攝像頭環(huán)繞視圖的Xilinx目標(biāo)設(shè)計(jì)平臺(tái)。
2018-11-27 標(biāo)簽:賽靈思攝像頭設(shè)計(jì) 2086 0
將DSP設(shè)計(jì)融入嵌入式系統(tǒng)的AXI4-Lite接口
了解System Generator如何提供AXI4-Lite抽象,從而可以將DSP設(shè)計(jì)融入嵌入式系統(tǒng)。 完全支持包括集成到IP目錄,接口連接自動(dòng)化和...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |