完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個 瀏覽:132173次 帖子:56個
大疆 Inspire 2無人機不僅能躲避障礙物,其板載智能功能可自動實現(xiàn)攝像頭指向,確保高清視頻攝像頭跟蹤選中對象(這就是 Spotlight Pro ...
這種方法的效果與方法 3 相同。Vivado工具里面有‘-datapath_only’選項,這讓設(shè)計者操作起來更簡單,不用擔心時鐘偏移情況的發(fā)生。同時與...
賽靈思的產(chǎn)品和方案成為培養(yǎng)創(chuàng)新型設(shè)計人才理想的設(shè)計平臺
賽靈思是 All Programmable 半導(dǎo)體技術(shù)的全球領(lǐng)導(dǎo)者,不僅致力于開發(fā)先進的創(chuàng)新型器件,支持全球數(shù)萬家用戶實現(xiàn)各種各樣的創(chuàng)新讓我們所居住的世...
我們將繼續(xù)介紹 Vivado HLS 所支持的 “for循環(huán)” 的優(yōu)化方法。在默認情況下,Vivado HLS 并不會對順序執(zhí)行的 for 循環(huán)優(yōu)化為并...
部分重配置技術(shù)實現(xiàn)了動態(tài)可配置性,在切換設(shè)計中的某些部分時,其余部分還能繼續(xù)保持工作,完全不需停機,且?guī)缀醪挥绊懗杀九c開發(fā)時間。
FPGA為復(fù)雜的算法提供計算效率的優(yōu)勢并且功耗低
在本次研討會當中,賽靈思將要向您展示一種全新的方法,該方法可以使對硬件設(shè)計不太熟悉的設(shè)計者輕松而方便地釋放 FPGA 硬件加速的優(yōu)勢,比如利用經(jīng)過硬件調(diào)...
一旦我們完成設(shè)計驗證,并為AXI外設(shè)分配地址(可自動完成)后,我們就能在 Vivado 2015.4 中構(gòu)建硬件并將其導(dǎo)入到 SDK 2015.4 軟件...
2019-07-29 標簽:賽靈思圖像分析嵌入式視覺系統(tǒng) 3864 0
在大數(shù)據(jù)與人工智能迅速興起的時代,ACAP 理想適用于加速廣泛的應(yīng)用,其中包括 視頻轉(zhuǎn)碼、數(shù)據(jù)庫、數(shù)據(jù)壓縮、搜索、AI推斷、基因組學、機器視覺、計算存儲...
UltraFast 設(shè)計方法檢查表 (XTP301) 可通過 Xilinx Documentation Navigator 訪問,另外也能夠以單獨電子數(shù)...
《UltraFAST 高層次生產(chǎn)力設(shè)計方法指南》簡介
對寶貴的差異化邏輯使用并行開發(fā)流程,實現(xiàn)您的產(chǎn)品在市場上的差異化,且 shell 可用于將 IP 與生態(tài)系統(tǒng)的其它部分集成。
2019-07-31 標簽:控制系統(tǒng)賽靈思可編程 1900 0
Zynq-7000 SoC ZC702 評估套件產(chǎn)品描述
Zynq-7000 SoC ZC702 評估套件包含硬件、設(shè)計工具、IP 核 以及預(yù)驗證參考設(shè)計的所有基本元件,包括可實現(xiàn)完整嵌入式處理平臺的目標設(shè)計。...
賽靈思推出豐富的智能解決方案能與安全、加密和 RegEx 功能方便集成
面向數(shù)據(jù)包處理的 Xilinx 智能方案包括 FPGA、 3D IC、和 SoC 以及一系列 SmartCORE IP,可進行定制優(yōu)化以滿足獨特的市場需...
Artix-7 FPGA AC701 評估套件產(chǎn)品描述
Artix-7 FPGA AC701 評估套件包含擁有領(lǐng)先單位功耗系統(tǒng)性能的 Artix-7 系列,快速滿足成本敏感型應(yīng)用。該套件包含硬件、設(shè)計工具、I...
logiADAK 套件可演示業(yè)界一流的自動校準 IP(logiOWL 汽車自校準)。基于 logiOWL 的自動校準運行完全嵌入在車輛中。此外,它還可在...
Ultra96 是一款基于 Arm 技術(shù)的賽靈思Zynq UltraScale+ MPSoC開發(fā)板,符合 Linaro 96Boards 規(guī)范。96Bo...
靈活應(yīng)變的計算平臺才能滿足運行卷積神經(jīng)網(wǎng)絡(luò)的嵌入式 AI 的要求
在傳統(tǒng)的 SoC 中,決定性能的特性如存儲器架構(gòu)和計算精確度等是固定的。最小值通常為 8 位,由核心 CPU 定義,不過就給定的算法而言最佳精度可能更低。
SoC系統(tǒng)將包括硬件設(shè)計和軟件設(shè)計兩個方面。硬件設(shè)計會映射到SoC設(shè)備上的FPGA邏輯資源,而軟件則運行在一個或多個系統(tǒng)內(nèi)部署的處理器上。
2019-07-26 標簽:處理器賽靈思應(yīng)用程序 5449 0
賽靈思開發(fā)者大會北京站的全部演講內(nèi)容現(xiàn)已開放,現(xiàn)整理供大家下載學習
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |