完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > eda工具
EDA工具軟件可大致可分為芯片設(shè)計輔助軟件、可編程芯片輔助設(shè)計軟件、系統(tǒng)設(shè)計輔助軟件等三類。進入我國并具有廣泛影響的EDA軟件是系統(tǒng)設(shè)計軟件輔助類和可編程芯片輔助設(shè)計軟件:Protel、PSPICE、multiSIM10(原EWB的最新版本)、OrCAD、PCAD、LSIIogic、MicroSim,ISE,modelsim等等。
文章:259個 瀏覽:32665次 帖子:9個
高速PCB板中產(chǎn)生串?dāng)_的原因分析以及抑制方法
高速設(shè)計中的仿真包括布線前的原理圖仿真和布線后的PCB仿真,對應(yīng)地,HyperLynx中有LineSim和BoardSim。LineSim主要針對布局布...
在電子系統(tǒng)中,電源子系統(tǒng)的作用是為所有器件提供穩(wěn)定的電壓參考和足夠的驅(qū)動電流,因此,電源電路和功能電路之間應(yīng)該是低阻抗的電源連接和接地連接。一個理想的電...
2019-06-06 標(biāo)簽:eda工具Cadencepcb設(shè)計 3203 0
芯片設(shè)計知識:了解芯片設(shè)計的基本原理和流程,包括RTL設(shè)計、綜合、布局布線、驗證等方面的知識。
隨著先進工藝已經(jīng)進入到3nm階段,EDA工具對Delay計算的準(zhǔn)確度變得十分具有挑戰(zhàn)性,Cadence設(shè)置如下表參數(shù),通過setDesignMode -...
2022-10-10 標(biāo)簽:EDA工具 3023 0
pcb疊層設(shè)計原則 如何設(shè)計PCB疊層?
在設(shè)計2層PCB時,實際上不需要考慮PCB在工廠的結(jié)構(gòu)問題。但是,當(dāng)電路板上的層數(shù)為四層或更多時,PCB的堆疊是一個重要因素。
2023-07-19 標(biāo)簽:PCB板EDA工具PCB設(shè)計 3021 0
“oc”是Coverpoint的名稱?!畂c’覆蓋了2比特變量‘offset’。由于沒有指定收集哪些bin,EDA仿真工具會默認為我們創(chuàng)建4個bin(a...
繞線延時(Net Delay)是怎么計算出來的呢?Net Delay在整個路徑延時(Path Delay)的占比又是什么情況呢?針對關(guān)鍵路徑,工具會如何...
2023-06-27 標(biāo)簽:EDA工具SoC設(shè)計DFM 2936 0
確保設(shè)計具有足夠的旁路電容和地平面。在使用集成電路時,確保在靠近電源端到地(最好是地平面)的位置使用合適的去耦電容。電容的合適容量取決于具體應(yīng)用、電容技...
DFT是確保芯片在制造過程中具有可測試性的一種技術(shù)。DFT友好的ECO是指在進行ECO時, 不會破壞芯片的DFT功能或降低DFT覆蓋率的設(shè)計方法。
總的來說,設(shè)計好一個高質(zhì)量的高速PCB板,應(yīng)該從信號完整性(SI---Signal Integrity)和電源完整性(PI---Power Integr...
2019-05-22 標(biāo)簽:pcb板eda工具pcb設(shè)計 2759 0
ignore_bins和default兩者之間有些什么細微差別呢?
在SystemVerilog中,經(jīng)常會需要將一些值或者翻轉(zhuǎn)行為從覆蓋率中排除掉,ignore_bins是經(jīng)常被用到的一種方式,其實除了ignore_bins之外
set_output_delay的本質(zhì)是什么?淺談set_ouput_delay時序
set_output_delay是對模塊output信號在模塊外部延遲的約束,本質(zhì)上EDA工具會根據(jù)約束調(diào)整內(nèi)部器件(UFF0)的類型,擺放位置以及組合...
現(xiàn)今的FPGA設(shè)計規(guī)模越來越龐大,功能越來越復(fù)雜,因此FPGA設(shè)計的每個部分都從頭開始著手是不切實際的。
2023-05-22 標(biāo)簽:FPGA設(shè)計寄存器EDA工具 2606 0
std::randomize隨機結(jié)果不符合預(yù)期?
在近期的一個testcase調(diào)試中,遇到一個std::randomize隨機結(jié)果不符合預(yù)期的現(xiàn)象。
在PCB設(shè)計和制造過程中,走線批量倒角是一個重要的步驟,它有助于提高PCB的電氣性能和機械強度,同時也便于生產(chǎn)和裝配過程中的操作。我們需要注意PCB走線...
2024-12-30 標(biāo)簽:pcbEDA工具PCB設(shè)計 2503 0
解析SDF的Header Section信息與Cell Entries信息
SDF文件是在VCS/NC-Verilog后仿真運行時將STD/IO/Macro門級verilog中specify的延遲信息替換為QRC/Star-RC...
芯片設(shè)計小經(jīng)驗—異步電路跨時鐘域小結(jié)
關(guān)于異步電路,是面試?yán)锉粏柕淖疃嗟牟糠?,網(wǎng)上也有很多很多的總結(jié)文章。這里有兩個原因。第一,這是一種比較成熟的通用設(shè)計手段,電路結(jié)構(gòu)也比較經(jīng)典。第二是因為...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |