一、AD9850簡介
AD9850是美國AD公司采用先進的DDS技術，1996年推出的高集成度DDS頻率合成器，采用CMOS工藝，其功耗在3.3V供電時僅為155mW，擴展工業級溫度范圍為-40～80℃，采用28腳SSOP表面封裝形式。它內部包括可編程DDS系統、高性能DAC及高速比較器，能實現全數字編程控制的頻率合成器和時鐘發生器。接上精密時鐘源，AD9850可產生一個頻譜純凈、頻率和相位都可編程控制的模擬正弦波輸出。此正弦波可以直接作為信號源輸出或者送入AD9850的高速比較器從而得到方波輸出。AD9850接口控制簡單，可以用8位并行口或串行口直接輸入頻率、相位等控制數據。32位頻率控制字，在125MHz時鐘下，輸出頻率分辨率為0.029Hz，頻率范圍為0.1Hz~40MHz，幅值范圍為0.2~1V。其引腳排列如圖1所示，各引腳定義如下：
D0～D7（4-1，28-25）：控制字并行輸入，給內部寄存器裝入40位控制數據，其中D7可做串行輸入
DGND（5、24）：數字地
DVDD（6、23）：為內部數字電路提供電源（3.3V或5V）
W-CLK（7）：控制字裝入時鐘，用于加載并行/串行的頻率/相位控制字，上升沿有效FQ-UD（8）：頻率更新控制信號，時鐘上升沿確認輸入數據有效
FQ-UD（8）：頻率更新控制信號，時鐘上升沿確認輸入數據有效FREFCLOCK（9）：外部參考時鐘（有源晶振）輸入，最高125MHz
AGND（10、19）：模擬地
AVDD（11、18）：為內部模擬電路提供電源（5V），可與數字電源共用
Rset（12）：外接電阻，決定器件輸出電流大小，典型值為3.9K
QOUT（13）：內部比較器正向輸出端（方波）
QOUT（14）：內部比較器反向輸出端（方波）VINN（15）：內部比較器的負向輸入端
VINP（16）：內部比較器的正向輸入端
DACBL（17）：內部DAC外接參考電壓端，可懸空
IOUTB（20）：“互補”DAC輸出
IOUT（21）：內部DAC輸出，爭先電流輸出端，一般用電阻接地以轉換為正弦電壓
RESET（22）：復位端
可編程DDS系統的核心是相位累加器，它由一個加法器和一個N位相位寄存器組成，N一般位24~32。每來一個外部參考時鐘，相位寄存器便以步長M遞加。相位寄存器的輸出與相位控制字相加后可輸入到正弦查詢表地址上。正弦查詢表包含一個正弦波周期的數字幅度信息，每一個地址對應正弦波中0°~360°范圍的一個相位點。查詢表把輸入地址的相位信息映射成正弦波幅度信號，然后驅動數模轉換器（DAC）以輸出模擬量，如圖2所示。
二、AD9850原理
其內部原理結構如圖3所示。
由此可見可見，AD9850主要組成有三部分：一是高度DDS內核，是AD9850的核心，包括相位寄存器、頻率寄存器、相位累加器、波形ROM；二是接口電路，即輸入寄存器，用于接收單片機送來的40bit數據；三是模擬電路部分，即DA轉換器及比較器。