今日偶然看到一些知名企業(yè)的筆試試題，隨便掃描了下，看到有幾道關(guān)于FPGA/CPLD的題目，小小的編程題，用VerilogHDL或VHDL語(yǔ)言編觸發(fā)器，腦袋轉(zhuǎn)了一下，模糊似乎清晰，清晰又像浸入模糊
2012-02-22 13:54:40
本帖最后由 gk320830 于 2015-3-7 11:16 編輯
Ti的
D觸發(fā)器SN74LVC2G74，想做一個(gè)按鍵開關(guān)機(jī)電路，即二分頻電路，但是調(diào)試過(guò)程中老是
有問(wèn)題，請(qǐng)大家?guī)兔Ψ治龇治?/div>
2013-10-30 15:44:27
D觸發(fā)器實(shí)現(xiàn)二分頻電路(D觸發(fā)器構(gòu)成的2分頻電路)
2020-03-02 11:05:49
做了一個(gè)仿真：key_in作為D觸發(fā)器的輸入，led_out作為觸發(fā)器輸出，時(shí)鐘周期20ns，key_in每10ns隨機(jī)變化一次，這樣的設(shè)置下，key_in信號(hào)的變化沿有時(shí)會(huì)和時(shí)鐘上升沿重合，根據(jù)
2022-01-25 22:41:02
一、實(shí)驗(yàn)的目的１、掌握觸發(fā)器功能的測(cè)試方法。２、掌握基本RS觸發(fā)器的組成及工作原理。3、掌握集成JK觸發(fā)器和D觸發(fā)器的邏輯功能及觸發(fā)方式。4、掌握幾種主要觸發(fā)器之間相互
2009-10-10 11:32:55
不變。所以，觸發(fā)器可以記憶1位二值信號(hào)。根據(jù)邏輯功能的不同，觸發(fā)器可以分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T和T′觸發(fā)器；按照結(jié)構(gòu)形式的不同，又可分為基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器。
2009-09-16 16:06:45
觸發(fā)器實(shí)驗(yàn)1）熟悉常用觸發(fā)器的邏輯功能及測(cè)試方法。2）了解觸發(fā)器邏輯功能的轉(zhuǎn)換。三．實(shí)驗(yàn)內(nèi)容及步驟 （1） 基本RS觸發(fā)器邏輯功能測(cè)試（2） JK觸發(fā)器邏輯功能測(cè)試（3） D觸發(fā)器邏輯功能的測(cè)試
2009-03-20 10:01:05
按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。按觸發(fā)方式不同分為：電平觸發(fā)器、邊沿觸發(fā)器和主從觸發(fā)器。按電路結(jié)構(gòu)不同分為：基本RS觸發(fā)器和鐘控觸發(fā)器。按存儲(chǔ)數(shù)據(jù)原理不同分為：靜態(tài)
2012-06-18 11:42:43
D觸發(fā)器都是邊沿觸發(fā)器么，有人幫忙解釋一下么，謝謝了?。?！
2016-05-03 20:24:57
觸發(fā)器輸入電路二極管D的作用是只把負(fù)的尖脈沖輸入觸發(fā)器，還可用來(lái)組成加速電路。
2009-09-22 08:28:30
就夠了。那么D觸發(fā)器是什么樣子的呢?這個(gè)就是D觸發(fā)器的示意圖。其中，clk為時(shí)鐘，rst_n為復(fù)位，d為輸入，q為輸出。這個(gè)功能非常簡(jiǎn)單，復(fù)位有效的時(shí)候，這個(gè)q的值你可以認(rèn)為是0。如果復(fù)位無(wú)效的時(shí)候，那么在
2018-09-20 15:09:45
如圖， 將j-k觸發(fā)器用D觸發(fā)器代替，剛?cè)腴T 求教
2014-01-09 20:56:31
JK觸發(fā)器和D觸發(fā)器所使用的時(shí)鐘脈沖能否用邏輯電平開關(guān)提供？為什么？
2023-05-10 11:38:04
導(dǎo)致兩個(gè)部分，在時(shí)鐘信號(hào)的相反半周期內(nèi)使能主部分和從部分。TTL 74LS73是雙JK觸發(fā)器IC，在單個(gè)芯片中包含兩個(gè)單獨(dú)的JK型雙穩(wěn)態(tài)，可以制作單或主從觸發(fā)器。其他JK觸發(fā)器IC包括帶清零功能
2021-02-01 09:15:31
誰(shuí)能告訴我PRUTEUS 中D觸發(fā)器在哪？怎么找??？
2013-01-16 09:23:05
jk觸發(fā)器是什么原理jk觸發(fā)器特性表和狀態(tài)轉(zhuǎn)換圖
2021-02-26 08:18:24
jk觸發(fā)器設(shè)計(jì)d觸發(fā)器，根據(jù)原理圖實(shí)現(xiàn)模8加1計(jì)數(shù)器，來(lái)源于西電慕課貌似這個(gè)軟件只有5.0和5.12兩個(gè)版本。在win10下拖曳器件會(huì)發(fā)生殘影的現(xiàn)象，而且無(wú)法修改連線。雖然有自動(dòng)連線功能但感覺(jué)線連
2021-07-22 08:39:47
求助誰(shuí)能教設(shè)計(jì)一個(gè)D觸發(fā)器
2014-12-24 22:54:35
就夠了。那么D觸發(fā)器是什么樣子的呢?這個(gè)就是D觸發(fā)器的示意圖。其中，clk為時(shí)鐘，rst_n為復(fù)位，d為輸入，q為輸出。這個(gè)功能非常簡(jiǎn)單，復(fù)位有效的時(shí)候，這個(gè)q的值你可以認(rèn)為是0。如果復(fù)位無(wú)效的時(shí)候，那么在
2017-06-20 09:56:47
2020.3.26_學(xué)習(xí)筆記兩個(gè)D觸發(fā)器? 最近發(fā)現(xiàn)一個(gè)問(wèn)題，代碼中會(huì)特地的新建一個(gè)D觸發(fā)器用來(lái)鎖存信號(hào)，讓很多人都比較疑惑，明明一個(gè)D觸發(fā)器就可以檢測(cè)輸入是上升沿和下降沿。?兩個(gè)觸發(fā)器的目的主要
2021-07-30 06:44:48
兩個(gè)非門電路是如何組成一個(gè)D觸發(fā)器的？即可通俗說(shuō)明下D觸發(fā)器嗎？
2023-05-10 10:32:03
”,分別稱為置“1”端和置“0”端。常見(jiàn)的觸發(fā)器有R-S觸發(fā)器、D觸發(fā)器和J-K觸發(fā)器等三種,下面簡(jiǎn)單說(shuō)明它們的工作原理。類型種類按邏輯功能不同分為：RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、T觸發(fā)器。按觸發(fā)
2019-12-25 17:09:20
`如圖所示，圖中第一個(gè)觸發(fā)器D接第二個(gè)觸發(fā)器的非Q端，這個(gè)時(shí)序圖，整不明白啊，我的看法是：當(dāng)?shù)谝粋€(gè)時(shí)鐘信號(hào)高電平來(lái)的時(shí)候，第一個(gè)觸發(fā)器的輸出狀態(tài)Q是不能判斷的啊，因?yàn)?b class="flag-6" style="color: red">D接在第二個(gè)觸發(fā)器的非Q端。求大佬指點(diǎn)一下 這個(gè)圖，是如何工作的？`
2019-01-16 11:50:35
單路D型觸發(fā)器有何功能呢？有哪些引腳？如何利用單路D型觸發(fā)器去設(shè)計(jì)一種自鎖開關(guān)？
2022-02-28 08:06:24
做個(gè)單穩(wěn)態(tài)電路、后端做個(gè)雙穩(wěn)態(tài)電路，按下并松開一次按鍵實(shí)現(xiàn)輸出狀態(tài)翻轉(zhuǎn)一次?，F(xiàn)在有個(gè)問(wèn)題：按下去馬上松開按鍵，很正常；但假如按下去的時(shí)間比較長(zhǎng)，超過(guò)單穩(wěn)態(tài)電路中，電容積分復(fù)位第一個(gè)D觸發(fā)器的時(shí)間，在松開
2014-09-25 16:47:34
觸發(fā)器沒(méi)有使用相同的時(shí)鐘信號(hào)，需要分析哪些觸發(fā)器時(shí)鐘有效哪些無(wú)效分析步驟和同步時(shí)序電路一樣，不過(guò)要加上時(shí)鐘信號(hào)有關(guān)D觸發(fā)器的例題抄自慕課上的一個(gè)題目，注意第二個(gè)觸發(fā)器反相輸出端同時(shí)連接到復(fù)位端JK
2021-09-06 08:20:26
完整的脈沖（即0-1-0）施加到時(shí)鐘輸入時(shí)，輸出Q才獲取D的值。TTL和CMOS封裝中提供了許多不同的D觸發(fā)器IC，其中更常見(jiàn)的是74LS74，它是雙D觸發(fā)器IC，在單個(gè)芯片中包含兩個(gè)單獨(dú)的D型雙穩(wěn)態(tài)
2021-02-03 08:00:00
新課第五章 觸發(fā)器5.1 概述1、觸發(fā)器具有“記憶”功能，它是構(gòu)成時(shí)序邏輯電路的基本單元。本章首先介紹基本RS觸發(fā)器的組成原理、特點(diǎn)和邏輯功能。然后引出能夠防止“空翻”現(xiàn)象的主從觸發(fā)器和邊沿觸發(fā)器。同時(shí)，較詳細(xì)地討論RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器、T觸發(fā)器、T＇觸發(fā)器的邏輯功能及其描述方法。
2009-04-02 11:58:41
本帖最后由 鄭青松001 于 2013-12-17 12:21 編輯
外部出入信號(hào)D觸發(fā)器濾波 對(duì)于外部輸出的信號(hào)，特別是按鍵類的比如旋轉(zhuǎn)編碼器等，在外部手動(dòng)旋轉(zhuǎn)的時(shí)候會(huì)輸出的信號(hào)抖動(dòng)很大
2013-12-17 12:19:46
如何用D觸發(fā)器實(shí)現(xiàn)2分頻 原理在線等
2016-07-03 19:37:58
本帖最后由 gk320830 于 2015-3-5 20:47 編輯
如何用JK觸發(fā)器構(gòu)成D觸發(fā)器 電路圖來(lái)人給個(gè)圖吧..
2011-11-14 15:21:03
的位數(shù)設(shè)計(jì)，所以一般有8位寄存器、16位寄存器等。對(duì)寄存器中的觸發(fā)器只要求它們具有置1、置0的功能即可，因而無(wú)論是用同步RS結(jié)構(gòu)觸發(fā)器，還是用主從結(jié)構(gòu)或邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，都可以組成寄存器。一般由D
2018-07-03 11:50:27
單片機(jī)內(nèi)部有大量寄存器， 寄存器是一種能夠存儲(chǔ)數(shù)據(jù)的電路， 由觸發(fā)器構(gòu)成。1.觸發(fā)器觸發(fā)器是一種具有記憶存儲(chǔ)功能的電路， 由門電路組成。 常見(jiàn)的觸發(fā)器包括： RS 觸發(fā)器、 D 觸發(fā)器和 JK觸發(fā)器
2022-01-20 07:13:51
怎樣去創(chuàng)建一個(gè)16路D觸發(fā)器？怎樣通過(guò)ena使能端去控制16路D觸發(fā)器呢？
2021-09-15 06:53:13
新建兩個(gè)D觸發(fā)器的目的是什么？何謂亞穩(wěn)態(tài)？解決亞穩(wěn)態(tài)的方法是什么？
2021-11-09 07:15:01
： ① 施密特觸發(fā)器屬于電平觸發(fā)器件，當(dāng)輸入信號(hào)達(dá)到某一定電壓值時(shí)，輸出電壓會(huì)發(fā)生突變。 ② 電路有兩個(gè)閾值電壓。 輸入信號(hào)增加和減少時(shí)，電路的閾值電壓分別是正向閾值電壓
2009-09-24 15:38:23
[/td] §5、2觸發(fā)器（第一頁(yè)） 我們?cè)趯W(xué)習(xí)觸發(fā)器的時(shí)要注意以下幾點(diǎn)：觸發(fā)器的狀態(tài)表、狀態(tài)圖、邏輯符號(hào)、特征方程以及各觸發(fā)器的特點(diǎn)。常用的觸發(fā)器有：R-S觸發(fā)器、D觸發(fā)器、T觸發(fā)器和JK觸發(fā)器
2018-08-23 10:36:20
就夠了。那么D觸發(fā)器是什么樣子的呢?這個(gè)就是D觸發(fā)器的示意圖。其中，clk為時(shí)鐘，rst_n為復(fù)位，d為輸入，q為輸出。這個(gè)功能非常簡(jiǎn)單，復(fù)位有效的時(shí)候，這個(gè)q的值你可以認(rèn)為是0。如果復(fù)位無(wú)效的時(shí)候，那么在
2019-01-17 17:24:19
時(shí)，觸發(fā)器輸出就會(huì)根據(jù)規(guī)則改變狀態(tài)，然后保持這種狀態(tài)直到收到另一個(gè)觸發(fā)。觸發(fā)器（flip-flops）電路相互關(guān)聯(lián)，從而為使用內(nèi)存芯片和微處理器的數(shù)字集成電路（IC）形成邏輯門。它們可用來(lái)存儲(chǔ)一比特的數(shù)據(jù)
2019-06-20 04:20:50
重新點(diǎn)亮?！ ?、接下來(lái)由于U1D已經(jīng)處于鎖定狀態(tài)，輸出端11腳的電平不再發(fā)生變化，D觸發(fā)器也處于鎖定狀態(tài)，輸出維持高電平。發(fā)光二極管維持導(dǎo)通。 注意： 本例屬于數(shù)字電路的分析，分析過(guò)程比較簡(jiǎn)單，但是用文字描述比較繁瑣，有發(fā)現(xiàn)描述錯(cuò)誤的地方，還請(qǐng)指正。原作者：電子懶人
2023-03-20 15:33:48
使用帶同步清零端的D觸發(fā)器（清零高電平有效，在時(shí)鐘下降沿執(zhí)行清零操作）設(shè)計(jì)下一個(gè)下降沿觸發(fā)的D觸發(fā)器，只能使用行為語(yǔ)。使用設(shè)計(jì)出的D觸發(fā)器輸出一個(gè)周期為10個(gè)時(shí)間單位的時(shí)鐘信號(hào)。下面是網(wǎng)上的答案
2015-07-30 21:01:49
概述：CD4013是一款由兩個(gè)相同的、相互獨(dú)立的數(shù)據(jù)型觸發(fā)器構(gòu)成的置/復(fù)位雙D型觸發(fā)器。每個(gè)觸發(fā)器有獨(dú)立的數(shù)據(jù)、置位、復(fù)位、時(shí)鐘輸入和Q及Q輸出，此器件可用作移位寄存器，且通過(guò)將Q輸出連接到數(shù)據(jù)輸入，可用作計(jì)算...
2021-04-08 06:08:10
怎樣去設(shè)計(jì)一個(gè)基于數(shù)字電路的D觸發(fā)器？如何對(duì)基于數(shù)字電路的D觸發(fā)器進(jìn)行仿真？
2021-09-16 06:45:31
電平觸發(fā)的D觸發(fā)器型號(hào)有哪些？大部分都是邊沿觸發(fā)的，現(xiàn)在要用到電平觸發(fā)器，不知道具體型號(hào)沒(méi)法買到
2019-02-28 14:32:13
電平觸發(fā)器和邊沿觸發(fā)器符號(hào)
2019-10-18 09:01:09
，像基本RS觸發(fā)器，同步方式就是受時(shí)鐘控制，稱為時(shí)鐘觸發(fā)器。3、按結(jié)構(gòu)方式分，可分為維持阻塞觸發(fā)器，延邊觸發(fā)器，主從觸發(fā)器等。4、按邏輯功能分，可分為RS觸發(fā)器，JK觸發(fā)器，D觸發(fā)器，T觸發(fā)器，T
2015-04-07 17:47:42
D觸發(fā)器的功能測(cè)試74LS74型雙D觸發(fā)器芯片引腳圖,D觸發(fā)器功能測(cè)試的引腳連線圖,D觸發(fā)器功能測(cè)試的引腳連線圖,用D觸發(fā)器構(gòu)成二進(jìn)制計(jì)數(shù)器,用D觸發(fā)器構(gòu)成四位移位寄存器
J-K
2009-02-14 15:27:51
0 1、掌握鎖存器、觸發(fā)器的電路結(jié)構(gòu)和工作原理;
2、熟練掌握SR觸發(fā)器、JK觸發(fā)器、D觸發(fā)器及T 觸發(fā)器的邏輯功能;
3、正確理解鎖存器、觸發(fā)器的動(dòng)態(tài)特性
2010-08-18 16:39:350 觸發(fā)器是時(shí)序邏輯電路的基本構(gòu)成單元，按功能不同可分為 RS 觸發(fā)器、 JK 觸發(fā)器、 D 觸發(fā)器及 T 觸發(fā)器四種，其功能的描述可以使用功能真值表、激勵(lì)表、狀態(tài)圖及特性方程。
2010-09-30 16:03:2688 js觸發(fā)器的芯片介紹
7470與輸入J-K正沿觸發(fā)器（帶置位和清除端）
7472、74H72、74L72 與輸入J-K主從觸發(fā)器（帶預(yù)置和清除端）
7472、74H72、74L
2008-01-22 12:49:45
2345 D觸發(fā)器
同步式D觸發(fā)器邏輯電路圖
D觸發(fā)器功能
2008-10-20 09:57:542222 
JK觸發(fā)器,JK觸發(fā)器是什么意思
1．主從JK觸發(fā)器主從結(jié)構(gòu)觸發(fā)器也可以徹底解決直接控制，防止空翻。這里以性能優(yōu)良、廣泛使用的主從JK觸發(fā)器為
2010-03-08 13:36:296142 JK觸發(fā)器原理是什么?
JK觸發(fā)器是一種功能較完善，應(yīng)用很廣泛的雙穩(wěn)態(tài)觸發(fā)器。圖9-5(a)所示是一種典型結(jié)構(gòu)的JK觸發(fā)器——主從型JK觸
2010-03-08 13:41:1123473 D觸發(fā)器,D觸發(fā)器是什么意思
邊沿D 觸發(fā)器: 電平觸發(fā)的主從觸發(fā)器工作時(shí)，必須在正跳沿前加入輸入信號(hào)。如果在CP 高
2010-03-08 13:53:134395 施密特觸發(fā)器,施密特觸發(fā)器是什么意思
施密特觸發(fā)器也有兩個(gè)穩(wěn)定狀態(tài)，但與一般觸發(fā)器不同的是，施密特觸發(fā)器采用電位觸發(fā)
2010-03-08 14:14:561844 已全部加載完成
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論