女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

PCB上走線的延遲約束

PCB線路板打樣 ? 來源:科學計算technomania ? 作者:貓叔 ? 2020-11-14 10:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

作者:貓叔

延遲約束

對于延遲約束,相信很多同學是不怎么用的,主要可能就是不熟悉這個約束,也有的是嫌麻煩,因為有時還要計算PCB上的走線延遲導致的時間差。而且不加延遲約束,Vivado也只是在Timing Report中提示warning,并不會導致時序錯誤,這也會讓很多同學誤以為這個約束可有可無。

但其實這種想法是不對的,比如在很多ADC的設計中,輸出的時鐘的邊沿剛好是數據的中心位置,而如果我們不加延遲約束,則Vivado會默認時鐘和數據是對齊的。

對于輸入管腳,首先判斷捕獲時鐘是主時鐘還是衍生時鐘,如果是主時鐘,直接用set_input_delay即可,如果是衍生時鐘,要先創建虛擬時鐘,然后再設置delay。對于輸出管腳,判斷有沒有輸出隨路時鐘,若有,則直接使用set_output_delay,若沒有,則需要創建虛擬時鐘。

在本工程中,輸入輸出數據管腳的捕獲時鐘如下表所示:

根據上表,我們創建的延遲約束如下,其中的具體數字在實際工程中要根據上下游器件的時序關系(在各個器件手冊中可以找到)和PCB走線延遲來決定。未避免有些約束有歧義,我們把前面的所有約束也加進來。

# 主時鐘約束
create_clock -period 25.000 -name clk2 [get_ports clk_in2]

# 衍生時鐘約束
create_generated_clock -name clk_samp -source [get_pins clk_gen_i0/clk_core_i0/clk_tx] -divide_by 32 [get_pins clk_gen_i0/BUFHCE_clk_samp_i0/O]
create_generated_clock -name spi_clk -source [get_pins dac_spi_i0/out_ddr_flop_spi_clk_i0/ODDR_inst/C] -divide_by 1 -invert [get_ports spi_clk_pin]
create_generated_clock -name clk_tx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKIN1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKOUT1]
create_generated_clock -name clk_rx -source [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKIN1] [get_pins clk_gen_i0/clk_core_i0/inst/mmcm_adv_inst/CLKOUT0]

# 設置異步時鐘
set_clock_groups -asynchronous -group [get_clocks clk_samp] -group [get_clocks clk2]

# 延遲約束
create_clock -period 6.000 -name virtual_clock
set_input_delay -clock [get_clocks -of_objects [get_ports clk_pin_p]] 0.000 [get_ports rxd_pin]
set_input_delay -clock [get_clocks -of_objects [get_ports clk_pin_p]] -min -0.500 [get_ports rxd_pin]
set_input_delay -clock virtual_clock -max 0.000 [get_ports lb_sel_pin]
set_input_delay -clock virtual_clock -min -0.500 [get_ports lb_sel_pin]
set_output_delay -clock virtual_clock -max 0.000 [get_ports {txd_pin {led_pins[*]}}]
set_output_delay -clock virtual_clock -min -0.500 [get_ports {txd_pin {led_pins[*]}}]
set_output_delay -clock spi_clk -max 1.000 [get_ports {spi_mosi_pin dac_cs_n_pin dac_clr_n_pin}]
set_output_delay -clock spi_clk -min -1.000 [get_ports {spi_mosi_pin dac_cs_n_pin dac_clr_n_pin}]

編輯:hfy

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4362

    文章

    23467

    瀏覽量

    408977
  • adc
    adc
    +關注

    關注

    99

    文章

    6681

    瀏覽量

    548955
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    別蒙我,PCB這幾對高速怎么看我都覺得一樣!

    工程師說過孔這檔子事了。那不說過孔說什么啊,就單純的,正常的話也不影響高速性能。Chris就喜歡杠,就打算在線上挑挑刺! 你以為Chris裝不了?廢話不說了,直接上案例。各位
    發表于 06-09 14:34

    allegro軟件命令下參數不顯示如何解決

    PCB設計中,命令是頻繁使用的功能之一。執行走命令后,通常會在Options面板中顯示線寬、層、角度等設置選項,用于調整
    的頭像 發表于 06-05 09:30 ?388次閱讀
    allegro軟件<b class='flag-5'>走</b><b class='flag-5'>線</b>命令下參數不顯示如何解決

    PCB Layout 約束管理,助力優化設計

    本文重點PCBlayout約束管理在設計中的重要性Layout約束有助避免一些設計問題設計中可以使用的不同約束PCB設計規則和約束管理方面
    的頭像 發表于 05-16 13:02 ?346次閱讀
    <b class='flag-5'>PCB</b> Layout <b class='flag-5'>約束</b>管理,助力優化設計

    機柜配線架的方式

    機柜配線架的方式是網絡布線工程中的關鍵環節,直接影響機房管理效率、設備散熱性能和后期維護便利性。合理的設計需要兼顧功能性、美觀性和可擴展性,以下從規劃原則、
    的頭像 發表于 04-28 10:44 ?418次閱讀
    機柜配線架的<b class='flag-5'>走</b><b class='flag-5'>線</b>方式

    一個很好的pcb過孔等計算小軟體

    一個很好的pcb過孔等計算小軟體*附件:Saturn_PCB_Toolkit_V8.31_Setup.zip
    發表于 03-27 16:19

    PCB Layout中的三種策略

    布線(Layout)是PCB設計工程師最基本的工作技能之一。的好壞將直接影響到整個系統的性能,大多數高速的設計理論也要最終經過Layout得以實現并驗證,由此可見,布線在高速PCB
    發表于 03-13 11:35

    PCB,盲目拉線,拉了也是白拉!

    有些小伙伴在pcb布線時,板子到手就是干,由于前期分析工作做的不足或者沒做,導致后期處理時舉步維艱。 比如電源、雜拉完了,卻漏掉一組重要的信號,導致這組
    發表于 03-06 13:53

    揭秘PCB線寬度計算:原理、方法與實戰技巧

    一站式PCBA智造廠家今天為大家講講PCB設計中的線寬度如何計算?PCB設計線寬度計算的原理和方法。在PCB設計過程中,
    的頭像 發表于 03-06 09:25 ?622次閱讀
    揭秘<b class='flag-5'>PCB</b><b class='flag-5'>走</b>線寬度計算:原理、方法與實戰技巧

    揭秘PCB設計黑洞:仿真視角下挑戰,工程師與PCB設計師必看!

    的TDR阻抗對比也能明顯發現這一點。 是不是突然覺得射頻工程師真不容易,就這么一個小小的拐角細節都能玩出花來。事實,射頻的PCB設計由于它的特殊性,例如大多是表層
    發表于 02-17 14:41

    xilinx FPGA IOB約束使用以及注意事項

    采用了IOB約束,那么就可以保證從IO到達寄存器或者從寄存器到達IO之間的延遲最短,同時由于IO的位置是固定的,即存在于IO附近,所以每一次編譯都不會造成輸入或者輸出的時序發生改變
    的頭像 發表于 01-16 11:02 ?875次閱讀
    xilinx FPGA IOB<b class='flag-5'>約束</b>使用以及注意事項

    PCB與電磁兼容:如何巧妙平衡與協同

    PCB,本質是在電路板通過蝕刻銅箔形成的導線,負責在眾多電子元件之間精準無誤地傳導電流與信號。來與捷多邦小編一起了解
    的頭像 發表于 12-25 11:15 ?479次閱讀

    是否存在有關 PCB 電感的經驗法則?

    本文要點PCB具有電感和電容,這兩者共同決定了的阻抗。有時,了解
    的頭像 發表于 12-13 16:54 ?2773次閱讀
    是否存在有關 <b class='flag-5'>PCB</b> <b class='flag-5'>走</b><b class='flag-5'>線</b>電感的經驗法則?

    探索電路板pcb螺旋的特點

    PCB(Printed Circuit Board)螺旋是一種在 PCB 設計中常用的布線方式。它通過將導線以螺旋狀的形式布置在 PCB
    的頭像 發表于 08-06 17:28 ?891次閱讀

    請教,SIM卡PCB,這個CKL時鐘和數據DATA要等長嘛,一條頂層一條底層如圖這樣可以嘛

    請教,SIM卡PCB,這個CKL時鐘和數據DATA要等長嘛,一長條頂層一條底層如圖這樣
    發表于 08-03 22:49

    DDR5內存條的時鐘

    DDR5標準JESD79-5文件中沒有明確的控制阻抗建議,DDR4時代基本內存條時鐘阻抗還是跟著芯片、主板的70-80歐姆。線寬相對而言比較細。不知道你開始使用DDR5沒有,你有關注過DDR5內存條的時鐘
    的頭像 發表于 07-16 17:47 ?4097次閱讀
    DDR5內存條<b class='flag-5'>上</b>的時鐘<b class='flag-5'>走</b><b class='flag-5'>線</b>
    主站蜘蛛池模板: 阿拉尔市| 报价| 榆社县| 当阳市| 丰都县| 曲周县| 盐亭县| 无棣县| 桃园市| 青冈县| 枣庄市| 文水县| 邳州市| 罗定市| 峨山| 乌拉特后旗| 巨鹿县| 江源县| 桐庐县| 新余市| 龙山县| 丘北县| 蒲城县| 丽江市| 宜宾县| 沅陵县| 南丹县| 汝阳县| 彭泽县| 彰化县| 桂林市| 营口市| 太保市| 白水县| 永安市| 长海县| 巩留县| 金寨县| 运城市| 绵阳市| 阿尔山市|