女人荫蒂被添全过程13种图片,亚洲+欧美+在线,欧洲精品无码一区二区三区 ,在厨房拨开内裤进入毛片

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

詳細解析vivado約束時序路徑分析問題

電子設計 ? 來源:FPGA開源工作室 ? 作者:FPGA開源工作室 ? 2020-11-29 10:34 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

時序不滿足約束,會導致以下問題:

? 編譯時間長的令人絕望
? 運行結果靠運氣——時對時錯

導致時序問題的成因及其發生的概率如下表:


由上表可見,造成時序問題的主要原因除了約束不完整,就是路徑問題,本文就時序路徑分析問題作一介紹:

1、時鐘網絡分析

時鐘網絡反映了時鐘從時鐘引腳進入FPGA后在FPGA內部的傳播路徑。

報告時鐘網絡命令可以從以下位置運行:
① Vivado?IDE中的Flow Navigator
② Tcl命令:report_clock_networks -name {network_1}

報告時鐘網絡提供設計中時鐘樹的樹視圖。 如下圖。每個時鐘樹顯示從源到端點的時鐘網絡,端點按類型排序。


時鐘樹:
? 顯示由用戶定義或由工具自動生成的時鐘。
? 報告從I / O端口加載的時鐘。
? 可用于查找驅動其他BUFGs的BUFGs。
? 顯示驅動非時鐘負載的時鐘。

溫馨提醒:完整的時鐘樹僅在報告的GUI形式中詳細說明。此報告的文本版本僅顯示時鐘根的名稱。

以vivado自帶的例子wavegen為例。點擊Synthesis的Report CLock Networks如下圖所示:


時鐘clk_pin_p從輸入引腳輸入之后,經過IBUFDS,再通過MMCM生成時鐘,同時顯示了各個時鐘的頻率。如果我們未添加時鐘約束,報告將顯示Unconstrained(未約束的時鐘,root clock).可以選中未約束的時鐘右擊選擇Create Clock創建時鐘。

如下圖所示:


2、 跨時鐘域路徑分析

若要查看跨時鐘域路徑分析報告,可選擇以下內容之一來查看:

? Reports > Timing > Report Clock Interaction

? Flow Navigator > Synthesis > Report Clock Interaction

? Flow Navigator > Implementation > Report Clock Interaction

? Tcl command: report_clock_interaction -name clocks_1

如下圖所示,點擊Synthesis–>Report Clock Interaction.


跨時鐘域路徑分析報告分析從一個時鐘域(源時鐘)跨越到另一個時鐘域(目標時鐘)的時序路徑。跨時鐘域路徑分析報告有助于識別可能存在數據丟失或亞穩態問題的情況.

運行“Report Clock Interaction”命令后,結果將在“時鐘交互”窗口中打開。如下圖所示,時鐘交互報告顯示為時鐘域矩陣,源時鐘位于垂直軸,目標時鐘位于水平軸。


No Path --用黑色框來表示:沒有從源時鐘到目標時鐘的定時路徑。在這種情況下,沒有時鐘交互,也沒有任何報告。

Timed – 用綠色框來表示:源時鐘和目標時鐘具有同步關系,并安全地被約束在一起。當兩個時鐘具有共同的主時鐘和簡單的周期比時,該狀態由定時引擎確定。

User Ignored Paths–用深藍色框來表示:用戶定義的假路徑或時鐘組約束涵蓋從源時鐘到目標時鐘的所有路徑。

Partial False Path–用淡藍色框來表示:用戶定義的偽路徑約束覆蓋了從源時鐘到目標時鐘的一些時序路徑,其中源時鐘和目標時鐘具有同步關系。

Timed (Unsafe)–用紅色框來表示:源時鐘和目標時鐘具有異步關系。在這種情況下,沒有共同的主時鐘或沒有可擴展的時段。

Partial False Path (Unsafe)–用橘橙色框來表示:此類別與Timed(Unsafe)相同,只是由于偽路徑異常,從源時鐘到目標時鐘的至少一條路徑被忽略。

Max Delay Datapath Only --用紫色框來表示:set_max_delay -datapath_only約束涵蓋從源時鐘到目標時鐘的所有路徑。

Report_clock_interaction呈現的報告并不是根據時序約束生成的,但是和時序約束有關,它反映出用戶定義的偽路徑。

以wavegen工程為示例,點擊Report Clock Interaction,如下圖所示:


ID: 正在顯示的源/目標時鐘對的數字ID。

Source Clock: 路徑源時鐘域。

Destination Clock: 路徑終端的時鐘域。

Edges (WNS):用于計算最大延遲分析(設置/恢復)的最差裕度的時鐘邊緣。

WNS (Worst Negative Slack):為跨越指定時鐘域的各種路徑計算的最差裕度時間。負裕量時間表示路徑違反了所需的建立(或恢復)時間的問題。

TNS (Total Negative Slack):屬于跨越指定時鐘域的路徑的所有端點的最差松弛違規的總和。

Failing Endpoints (TNS): 交叉路徑中的端點數量無法滿足時序要求。違規的總和對應于TNS。

Total Endpoints (TNS):交叉路徑中端點的總數。

Path Req (WNS):定時路徑要求對應于WNS列中報告的路徑。如果兩個時鐘中的至少一個時鐘的上升沿和下降沿都有效,則在任何時鐘對之間可能存在若干路徑要求,或者在兩個時鐘之間的路徑上應用了一些時序異常。本專欄中報告的值并不總是最具挑戰性的要求。

Clock Pair Classification: 提供有關公共節點和時鐘對之間的公共周期的信息。從最高優先級到最低優先級:忽略,虛擬時鐘,無公共時鐘,無公共周期,部分公共節點,無公共節點和清除。

Inter-Clock Constraints: 顯示源時鐘和目標時鐘之間所有路徑的約束摘要。

編輯:hfy
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Vivado
    +關注

    關注

    19

    文章

    834

    瀏覽量

    68604
  • 時序路徑
    +關注

    關注

    0

    文章

    12

    瀏覽量

    1461
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    西門子再收購EDA公司 西門子宣布收購Excellicon公司 時序約束工具開發商

    精彩看點 此次收購將幫助系統級芯片 (SoC) 設計人員通過經市場檢驗的時序約束管理能力來加速設計,并提高功能約束和結構約束的正確性 ? 西門子宣布 收購 Excellicon 公司
    的頭像 發表于 05-20 19:04 ?786次閱讀
    西門子再收購EDA公司  西門子宣布收購Excellicon公司  <b class='flag-5'>時序</b><b class='flag-5'>約束</b>工具開發商

    FPGA時序約束之設置時鐘組

    Vivado時序分析工具默認會分析設計中所有時鐘相關的時序路徑,除非
    的頭像 發表于 04-23 09:50 ?380次閱讀
    FPGA<b class='flag-5'>時序</b><b class='flag-5'>約束</b>之設置時鐘組

    一文詳解Vivado時序約束

    Vivado時序約束是保存在xdc文件中,添加或創建設計的工程源文件后,需要創建xdc文件設置時序約束
    的頭像 發表于 03-24 09:44 ?3468次閱讀
    一文詳解<b class='flag-5'>Vivado</b><b class='flag-5'>時序</b><b class='flag-5'>約束</b>

    Techwiz LCD應用:LC透鏡光線追跡

    TechWiz Ray 2D和3D計算光程差和焦距,并進行高級LC分析,包括通過施加電壓進行LC指向矢分布。 (a)LC分布和光學路徑分析(關狀態) (b)LC分布和光學路徑分析(開狀態)
    發表于 03-18 08:49

    奶泡棒專用芯片詳細解析

    奶泡棒專用芯片詳細解析
    的頭像 發表于 02-24 11:23 ?324次閱讀

    AMD Vivado Design Suite IDE中的設計分析簡介

    本文檔涵蓋了如何驅動 AMD Vivado Design Suite 來分析和改善您的設計。
    的頭像 發表于 02-19 11:22 ?557次閱讀
    AMD <b class='flag-5'>Vivado</b> Design Suite IDE中的設計<b class='flag-5'>分析</b>簡介

    集成電路設計中靜態時序分析介紹

    Analysis,STA)是集成電路設計中的一項關鍵技術,它通過分析電路中的時序關系來驗證電路是否滿足設計的時序要求。與動態仿真不同,STA不需要模擬電路的實際運行過程,而是通過分析
    的頭像 發表于 02-19 09:46 ?581次閱讀

    Vivado Design Suite用戶指南: 設計分析與收斂技巧

    電子發燒友網站提供《Vivado Design Suite用戶指南: 設計分析與收斂技巧.pdf》資料免費下載
    發表于 01-15 15:28 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南: 設計<b class='flag-5'>分析</b>與收斂技巧

    時序約束一主時鐘與生成時鐘

    的輸出,對于Ultrascale和Ultrascale+系列的器件,定時器會自動地接入到GT的輸出。 1.2 約束設置格式 主時鐘約束使用命令create_clock進行創建,進入Timing
    的頭像 發表于 11-29 11:03 ?1347次閱讀
    <b class='flag-5'>時序</b><b class='flag-5'>約束</b>一主時鐘與生成時鐘

    常用時序約束使用說明-v1

    的完整路徑all_inputs/all_outputs 可以查看輸入輸出端口get_ports?*get_nets *get_pins *|*get cells
    的頭像 發表于 11-01 11:06 ?554次閱讀

    Vivado使用小技巧

    有時我們對時序約束進行了一些調整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console里輸入更新后的
    的頭像 發表于 10-24 15:08 ?972次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    使用IBIS模型進行時序分析

    電子發燒友網站提供《使用IBIS模型進行時序分析.pdf》資料免費下載
    發表于 10-21 10:00 ?1次下載
    使用IBIS模型進行<b class='flag-5'>時序</b><b class='flag-5'>分析</b>

    鎖存器的基本輸出時序

    在深入探討鎖存器的輸出時序時,我們需要詳細分析鎖存器在不同控制信號下的行為表現,特別是控制信號(如使能信號E)的電平變化如何影響數據輸入(D)到輸出(Q)的傳輸過程。以下是對鎖存器輸出時序
    的頭像 發表于 08-30 10:43 ?1126次閱讀

    時序邏輯電路故障分析

    時序邏輯電路的主要故障分析是一個復雜而重要的課題,它涉及電路的穩定性、可靠性以及整體性能。以下是對時序邏輯電路主要故障的全面分析,旨在幫助理解和解決這些故障。
    的頭像 發表于 08-29 11:13 ?1817次閱讀

    深度解析FPGA中的時序約束

    建立時間和保持時間是FPGA時序約束中兩個最基本的概念,同樣在芯片電路時序分析中也存在。
    的頭像 發表于 08-06 11:40 ?1355次閱讀
    深度<b class='flag-5'>解析</b>FPGA中的<b class='flag-5'>時序</b><b class='flag-5'>約束</b>
    主站蜘蛛池模板: 黄石市| 阿巴嘎旗| 双柏县| 石景山区| 通化县| 平定县| 波密县| 井研县| 昌邑市| 加查县| 缙云县| 本溪市| 绥江县| 滦平县| 桂阳县| 长海县| 望城县| 武威市| 肇东市| 湘潭市| 尉氏县| 龙陵县| 宜良县| 朝阳区| 东辽县| 屏边| 濉溪县| 郴州市| 洛扎县| 彭州市| 丰台区| 鲁甸县| 中山市| 兴宁市| 汶川县| 萨迦县| 咸宁市| 东安县| 武川县| 盘山县| 土默特右旗|