在芯片安全、自主可控備受國人關(guān)注的當(dāng)下，一個完全開源，沒有專利授權(quán)限制的指令集架構(gòu)RISC-V的關(guān)注度不斷提升。越來越多的中國創(chuàng)業(yè)公司將目光投向RISC-V芯片的設(shè)計和開發(fā)，以期在物聯(lián)網(wǎng)、AI等新興市場取得突破性發(fā)展。

36氪近期接觸到的「睿思芯科」就是一家提供RISC-V開源生態(tài)對應(yīng)領(lǐng)域高端核心處理器解決方案的公司。該公司成立于2018年，總部位于深圳，在全球有美國硅谷、深圳、成都等多個辦公室。公司基于RISC-V指令集，自主研發(fā)了超低功耗邊緣AI芯片SoC、AI芯片IP核以及相關(guān)的軟硬件一體化解決方案。同時，睿思芯科是RISC-V國際開源實驗室的重點合作企業(yè)之一，該實驗室由RISC-V奠基人David Patterson創(chuàng)立，聚焦RISC-V開源指令集CPU生態(tài)領(lǐng)域研究。

據(jù)介紹，睿思芯科的產(chǎn)品主要針對AIoT的應(yīng)用場景需求，IP核為超低功耗AI處理器IP核，SoC包括超低功耗32位MCU和高能效64位多核異構(gòu)AI處理器。

其中，超低功耗AI處理器IP核包含獨立設(shè)計的1個32位RISC-V內(nèi)核「RV32IMFC」和AI向量加速核，主要面向AIoT便攜式、可穿戴設(shè)備等低功耗終端智能設(shè)備應(yīng)用場景，比如TWS藍(lán)牙耳機(jī)、智能音頻眼鏡等。性能方面，該內(nèi)核在神經(jīng)網(wǎng)絡(luò)AI加速和音頻算法處理方面的表現(xiàn)，與當(dāng)下主流的高端音頻DSP（數(shù)字信號處理）相比有競爭力。自主設(shè)計的RISC-V CPU，在通用CPU性能基準(zhǔn)測試中，對比幾款不同的主流RISC-V開源芯片，性能普遍超出50%以上。

在SoC方面，睿思芯科已經(jīng)發(fā)布了單核32位MCU「Pygmy-E」和64位多核異構(gòu)AI芯片「Pygmy」，分別針對高效、低耗能的IoT場景，比如家電互聯(lián)、電池供電等和高能效的AI場景，如智能音箱、袖珍無人機(jī)、掃地機(jī)器人等。

如今，睿思芯科也已經(jīng)與多家行業(yè)大客戶合作并開始進(jìn)行芯片的場景落地。“落地于主流產(chǎn)品對于芯片自身的打磨和提升也非常有利。”睿思芯科創(chuàng)始人兼CEO譚章熹說，“睿思芯科專注于做‘高端’RISC-V，即在特定場景中功效比低，能效高的芯片。我們的邏輯是用RISC-V做Arm做不了的事情，而不是當(dāng)Arm的廉價替代品。要實現(xiàn)這樣的目標(biāo)，與大客戶合作就十分必要。”

而之所以能與行業(yè)頭部企業(yè)合作，得益于睿思芯科的核心競爭力：

芯片研發(fā)無底層技術(shù)限制。睿思芯科創(chuàng)始團(tuán)隊來自于UC Berkeley RISC-V 原創(chuàng)項目組，譚章熹師從最早提出RISC的David Patterson教授。RISC-V指令集架構(gòu)完全開放，使用者可以隨意使用RISC-V的代碼而無需支付授權(quán)費用；也可以在原代碼上自由修改，幾乎不受任何限制，完全自主可控。在CPU系統(tǒng)架構(gòu)，也由睿思芯科自主研發(fā)，在低功耗方面進(jìn)行了優(yōu)化。

兼顧軟硬件一體化設(shè)計。睿思芯科不僅自主設(shè)計芯片，同時在芯片算法上也有研究，在指令集架構(gòu)和微架構(gòu)上結(jié)合AIoT場景及算法進(jìn)行設(shè)計，通過軟硬件一體化的向量指令集對AI/DSP算法進(jìn)行硬件加速，執(zhí)行性能和效率更高。除了能夠?qū)ι窠?jīng)網(wǎng)絡(luò)AI算法進(jìn)行加速，還能對傳統(tǒng)的音頻、圖像等算法進(jìn)行加速，單芯片方案即可滿足多場景應(yīng)用，可以節(jié)省硬件和開發(fā)成本。

擁有完善的開發(fā)工具平臺，可滿足用戶定制化需求。睿思芯科擁有端到端的工具平臺，支持指令定制化，通過向量自動化的工具鏈、友好的集成開發(fā)環(huán)境、端側(cè)AI框架支持等，提供更高性能、更低功耗的邊緣端芯片產(chǎn)品，能夠節(jié)省大量手工優(yōu)化時間，幫助用戶降低運營、維護(hù)和更新成本。

同時，基于RISC-V開源標(biāo)準(zhǔn)，睿思芯科預(yù)留了自定義指令集，CPU設(shè)計方案高度可定制化，能夠基于應(yīng)用場景進(jìn)行指令集層面的優(yōu)化。同時，在AI應(yīng)用方面，睿思芯科產(chǎn)品內(nèi)置的向量加速指令搭配自動向量化的工具鏈以及AI框架，可以實現(xiàn)不同AI算法在ASIC硬件中的無縫適配，加速產(chǎn)品面世時間。

譚章熹表示，客戶在選擇芯片廠商時，看重的不僅是目前其產(chǎn)品的性能水平，還包括是否能夠在現(xiàn)有技術(shù)基礎(chǔ)上迭代、未來是否還能實現(xiàn)增長和拓展。

“芯片IP內(nèi)核以及微架構(gòu)研發(fā)的技術(shù)含量極高，行業(yè)中擁有芯片研發(fā)能力的研究團(tuán)隊和企業(yè)并不多。目前，移動端CPU架構(gòu)幾乎都屬于Arm，但由于Arm指令集的封閉生態(tài)，企業(yè)想要深度優(yōu)化，只能購買Arm獨家的架構(gòu)授權(quán)。而有能力購買Arm架構(gòu)授權(quán)的高端客戶，全球也不過十?dāng)?shù)家。”譚章熹告訴36氪，“但基于RISC-V指令集的開源生態(tài)，睿思芯科根據(jù)應(yīng)用場景或是客戶的定制化需求，進(jìn)行指令集級別的深度優(yōu)化，實現(xiàn)技術(shù)上不斷迭代。”

而在市場增長上，譚章熹認(rèn)為未來市場的增量不一定都是在新興市場上，在原有市場的產(chǎn)品更新?lián)Q代速度的提高，以及對同一產(chǎn)品，或者說同一場景，更高、更個性化的需求都能帶來市場的增長。比如耳機(jī)，此前就被認(rèn)為是功能非常簡單的傳統(tǒng)電子設(shè)備，如今內(nèi)置了CPU，增加了更多傳感器，迭代周期開始大幅縮短，又有了新的市場爆發(fā)。

“RISC-V架構(gòu)下，企業(yè)無需支付高額的架構(gòu)授權(quán)費用，就可以進(jìn)行定制優(yōu)化，實現(xiàn)完全自主可控。在這種情況下，更多企業(yè)，會根據(jù)自己所積累的特定領(lǐng)域的知識和經(jīng)驗，提出專屬優(yōu)化需求。隨著定制化需求的增加，將會產(chǎn)生與Arm時代不同的高端IP定制需求市場。”譚章熹說。

未來，睿思芯科計劃進(jìn)一步引進(jìn)處理器設(shè)計、軟硬件一體化設(shè)計等方面的人才，開拓中國本土市場。

團(tuán)隊方面，睿思芯科創(chuàng)始團(tuán)隊來自于UC Berkeley RISC-V 原創(chuàng)項目組。睿思芯科創(chuàng)始人兼CEO譚章熹，師從圖靈獎得主David Patterson （大衛(wèi)·帕特森教授最早提出了“精簡指令集”RISC體系），是清華-伯克利深圳研究院兼職教授，在閃存和硬件加速器領(lǐng)域擁有20多項專利；睿思芯科副總裁王衛(wèi)，曾在Juniper Networks、Bay Networks任職。團(tuán)隊成員多數(shù)擁有世界知名高校碩博背景和頂級半導(dǎo)體企業(yè)多年專業(yè)經(jīng)驗。
責(zé)任編輯:tzh