所謂FPGA動態可重構技術，就是要對基于SRAM編程技術的FPGA實現全部或部分邏輯資源的動態功能變換。根據實現重構的面積不同，動態可重構技術又可分為全局重構和局部重構。

1、何為局部動態可重構

局部動態可重構可以簡單的理解為通過下載局部分區bit 文件來動態修改對應分區的邏輯功能，同時其余分區的邏輯功能持續運行而不中斷。

2、局部動態可重構技術的優勢

a、系統靈活性：可以在保持通信連接的同時執行更多的系統功能；

b、降低FPGA資源和成本：通過分時復用的方式降低FPGA硬件尺寸；

c、降低功耗：通過卸載掉暫時不用的局部邏輯的方式降低FPGA功耗；

3、FPGA局部動態重構流程

a、規劃系統整體框架和可重構模塊框架，編寫各模塊HDL代碼，綜合生成各子模塊網表文件；

b、規劃分區以及給各分區分配足夠資源，創建各分區及靜態部分的時序約束文件，執行DRC檢查；

c、對各分區進行布局布線配置；

d、遍歷各種可能的配置，編譯生成全局bit文件和可重構模塊的局部bit文件。

4、局部動態可重構的時序問題

如上圖所示，局部重構會帶來時序路徑的變化，使得局部可重構工程的時序約束問題變得更加復雜。

解決方法：在靜態邏輯和可重構模塊間的信號傳遞路徑上添加代理邏輯點，如下圖紅色數字點，將單條時序路徑分割為兩個獨立的部分，然后分別對兩部分的路徑進行單獨約束，以達到時序要求。

文章出處：【微信公眾號：OpenFPGA】

責任編輯：gt