一、本文將介紹如何使用Icarus Verilog+GTKWave來進(jìn)行verilog文件的編譯和仿真。
Icarus VerilogIcarus Verilog極其小巧,支持全平臺(tái)Windows+Linux+MacOS,并且源代碼開源。通過tb文件可以生成對(duì)應(yīng)的仿真波形數(shù)據(jù)文件。
通過GTKWave可以查看仿真波形圖,支持將Verilog轉(zhuǎn)換為VHDL文件。
1.安裝iverilog:
sudoapt-getinstalliverilog

安裝完成查看版本
iverilog-v
2.安裝gtkwave:
sudoapt-getinstallgtkwave

安裝完成查看版本
gtkwave-v

tb中添加:

3.編譯:
進(jìn)入文件目錄,輸入命令:
iverilog*.v

編譯完成出現(xiàn).out文件

生成.vcd文件
vppa.out

執(zhí)行后產(chǎn)生的文件如下:

4.用GTKWave打開VCD文件:
gtkwaveglitch.vcd

執(zhí)行完成后,彈出界面

添加波形的時(shí)候卡死,可能是glitch.vcd文件太大;

解決:
gtkwave,icarus支持vcd,lxt,lxt2 dump.
vcd通用但vcd dump太大,gtkwave不能很好的查看波形,導(dǎo)致崩潰。
所以最好之前用lxt或?qū)cd轉(zhuǎn)化為lxt格式。lxt格式是gtkwave的專用格式。
cpglitch.vcdglitch.lxt
添加波形


5.Verilog轉(zhuǎn)換為VHDL
將glitch.v文件轉(zhuǎn)換為VHDL文件glitch.vhd
iverilog-tvhdl-oglitch.vhdglitch.v
審核編輯:郭婷
-
仿真
+關(guān)注
關(guān)注
52文章
4257瀏覽量
135638 -
Verilog
+關(guān)注
關(guān)注
29文章
1366瀏覽量
112138
原文標(biāo)題:開源verilog仿真工具 | iverilog+GTKWave
文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
新品 | 服務(wù):InfineonSpice 離線仿真工具

大規(guī)模硬件仿真系統(tǒng)的編譯挑戰(zhàn)

FPGA Verilog HDL語法之編譯預(yù)處理

芯片封裝需要進(jìn)行哪些仿真?

模擬IC設(shè)計(jì)中Spectre和HSPICE仿真工具的起源、差別和優(yōu)劣勢(shì)
車載總線監(jiān)控分析及仿真工具 - VBA

Verilog 電路仿真常見問題 Verilog 在芯片設(shè)計(jì)中的應(yīng)用
Verilog 測試平臺(tái)設(shè)計(jì)方法 Verilog FPGA開發(fā)指南
基于EasyGo Vs工具包和Nl veristand軟件進(jìn)行的永磁同步電機(jī)實(shí)時(shí)仿真

芯片后仿真要點(diǎn)

EasyGo實(shí)時(shí)仿真丨PCS儲(chǔ)能變流器控制仿真應(yīng)用

評(píng)論