1從Flash系統(tǒng)的性能提升說起

從SD卡、手機(jī)、平板等消費(fèi)級(jí)產(chǎn)品到數(shù)據(jù)中心企業(yè)級(jí)場(chǎng)景，NAND Flash憑借其高性能、大容量、低功耗以及低成本等特性大受歡迎，是目前應(yīng)用最為廣泛的半導(dǎo)體非易失存儲(chǔ)介質(zhì)。為了滿足業(yè)務(wù)場(chǎng)景越來越嚴(yán)苛的性能要求，人們想了許多方法來提升基于NAND Flash的系統(tǒng)性能，具體可分為以下幾類：

圖一 Flash系統(tǒng)性能提升概覽

-提升總線頻率，優(yōu)化AC Timing：在滿足可靠傳輸?shù)幕A(chǔ)上，提升NAND Flash總線頻率，盡可能使用較小的時(shí)序參數(shù)進(jìn)行操作。特別是在Page Size越來越大（2K 4K 8K 16KB）的情況下，優(yōu)化時(shí)序參數(shù)從而減小數(shù)據(jù)在總線上的傳輸時(shí)間顯得尤為重要，這也是過去二十多年來人們一直在持續(xù)努力的方向，比如總線接口速率為200Mbps (100MHz)時(shí)，完成4KB數(shù)據(jù)傳輸需要大約40us，但如果將總線接口速率提升到1600Mbps (800MHz)時(shí)，完成4KB數(shù)據(jù)傳輸僅需要大約5us。

-使用Cache Read/Program: 一般情況下，LUN（Logic Unit Number）是NAND Flash最小的邏輯操作單元，讀/寫操作是串行執(zhí)行的，即一個(gè)讀/寫命令完成后，才能進(jìn)行下一個(gè)讀/寫操作。Cache Read/Program允許用戶在NAND Flash Array Busy時(shí)，同時(shí)在總線上進(jìn)行讀/寫數(shù)據(jù)傳輸，從而提高流水效率。

-多路并發(fā)技術(shù)包括：1）通道間并發(fā)，允許用戶在不同的通道上并發(fā)執(zhí)行獨(dú)立的命令和數(shù)據(jù)操作；2）通道內(nèi)并發(fā)，即Interleaving操作，允許用戶在滿足一定約束的情況下，在通道內(nèi)的不同CE或CE內(nèi)的不同Die之間進(jìn)行交織操作；3）多平面操作，即Multi-Plane操作，允許用戶并發(fā)讀/寫Die內(nèi)的不同Plane?？梢哉f，正是因?yàn)橛辛硕嗦凡l(fā)技術(shù)，才使得基于NAND Flash的固態(tài)存儲(chǔ)產(chǎn)品能達(dá)到GB級(jí)別的讀/寫性能。

可見，以上優(yōu)化覆蓋了NAND Flash基礎(chǔ)時(shí)序/指令優(yōu)化到系統(tǒng)級(jí)的綜合優(yōu)化，在實(shí)際應(yīng)用中可以根據(jù)系統(tǒng)要求組合選用。經(jīng)過多年發(fā)展，Cache Read/Program及多路并發(fā)技術(shù)已發(fā)展得較為成熟，近年來的變化相對(duì)較小，但NAND Flash總線頻率提升技術(shù)一直在蓬勃發(fā)展，并且近年來有加速演進(jìn)的趨勢(shì)，下面我們將結(jié)合ONFI協(xié)議演進(jìn)來感受一下NAND Flash接口速率的演進(jìn)。

2ONFI接口演進(jìn)歷史

ONFI (Open NAND Flash Interface)組織成立于2006年5月，致力于簡(jiǎn)化NAND Flash在消費(fèi)電子應(yīng)用和計(jì)算平臺(tái)中的集成和普及。自2006年12月發(fā)布第一個(gè)ONFI協(xié)議以來，ONFI組織已經(jīng)累計(jì)發(fā)布了數(shù)十個(gè)版本，最大接口速率也從最初的50Mbps發(fā)展到目前最新的3600Mbps，從圖二可以看到ONFI協(xié)議不斷優(yōu)化的接口演進(jìn)趨勢(shì)。

圖二 ONFI接口速率演進(jìn)

- ONFI 1.0：隨著NAND Flash在SD卡及IPod等消費(fèi)級(jí)電子產(chǎn)品的成功應(yīng)用，以及基于閃存的MP3、U盤等需求量不斷增大，極大地拓展了NAND Flash的應(yīng)用領(lǐng)域。但由于不同NAND Flash廠家的接口協(xié)議各有不同，導(dǎo)致下游的主控廠商和產(chǎn)品制造廠商遇到各種兼容性問題。為了改變這種局面，Intel牽頭成立了ONFI組織，并在不久后迅速推出ONFI 1.0版本，目的是統(tǒng)一NAND Flash接口協(xié)議。

- ONFI 2.x：ONFI 2.x引入了NV-DDR技術(shù)，通過雙邊沿采樣（Double Data Rate）實(shí)現(xiàn)速率倍增，最大接口速率從ONFI 2.0的133Mbps演進(jìn)到ONFI 2.1/2.2的200Mbps。NV-DDR技術(shù)引入外部參考電壓作為數(shù)據(jù)輸入/輸出信號(hào)的采樣基準(zhǔn)，采用源同步時(shí)鐘來精確鎖存數(shù)據(jù)、命令、地址信號(hào)，但由于DQS和Clock不是差分信號(hào)，所以邊沿容易受干擾，目前主流消費(fèi)級(jí)/企業(yè)級(jí)NAND Flash已經(jīng)很少看到NV-DDR接口。

- ONFI 3.x：ONFI 3.x引入了NV-DDR2技術(shù)，最大接口速率從ONFI 3.0/3.1的400Mbps演進(jìn)到ONFI 3.2的533Mbps。NV-DDR2引入了差分信號(hào)和On-Die Termination (ODT)技術(shù)來提升信號(hào)質(zhì)量。在差分模式下，通過在數(shù)據(jù)傳輸階段使能RE_n/RE_c差分信號(hào)對(duì)和DQS_t/DQS_c signals差分信號(hào)對(duì)，可有效抑制噪聲和干擾。通過在NAND Flash芯片上集成ODT端接電阻，可以將控制器和NAND Flash的信號(hào)傳輸通道上的阻抗失配減少到最小，有助于減少信號(hào)反射；另外，ODT阻值可以通過軟件配置寄存器來控制，因此可以大大簡(jiǎn)化硬件電路設(shè)計(jì)。

- ONFI 4.x：ONFI 4.x引入了NV-DDR3技術(shù)，最大接口速率從ONFI 4.0的800Mbps演進(jìn)到ONFI 4.2的1600Mbps。為保障高速信號(hào)傳輸質(zhì)量，NV-DDR3引入了多項(xiàng)校準(zhǔn)技術(shù)，包括ZQ Calibration、Duty Cycle Correction (DCC)和讀/寫DQ校準(zhǔn)。上文提到ONFI 3.0引入了ODT技術(shù)，由于NAND Flash上的ODT電阻采用CMOS工藝制備，容易在溫度和電壓變化時(shí)發(fā)生阻值漂移，因此需要通過ZQ Calibration技術(shù)通過外接高精度電阻進(jìn)行阻值校準(zhǔn)。DCC校準(zhǔn)可調(diào)節(jié)信號(hào)占空比，解決高速信號(hào)傳輸路徑不對(duì)稱導(dǎo)致的上升沿與下降沿失配問題，而讀/寫DQ校準(zhǔn)可以保證讀/寫采樣信號(hào)對(duì)準(zhǔn)眼圖中心。

- ONFI 5.x：ONFI 5.x引入了NV-LPDDR4技術(shù)，最大接口速率從ONFI 5.0的2400Mbps演進(jìn)到ONFI 5.1的3600Mbps。為了解決高速接口帶來的巨大信號(hào)完整性挑戰(zhàn)，ONFI 5.x除了進(jìn)一步加強(qiáng)寫校準(zhǔn)和VrefQ校準(zhǔn)外，還引入了非對(duì)稱DQS設(shè)計(jì)和自適應(yīng)均衡器設(shè)計(jì)。如DFE（ecision Feedback Equalizer，判決反饋均衡器）技術(shù)用上次信道的輸出經(jīng)過判斷后加權(quán)反饋到輸入上，可以消除碼后干擾。另外，NV-DDR3和NV-LPDDR4支持的最大接口速率相同，但NV-LPDDR4的優(yōu)勢(shì)在于采用LTT技術(shù)后可大幅度降低讀操作功耗。

從ONFI 1.0到近期最新發(fā)布的ONFI 5.1可以看出，為了匹配系統(tǒng)前端接口（如eMMC/UFS/PCIe）越來越高的帶寬要求，NAND Flash接口速率整整提升了72倍，而且未來還將快速走向下一個(gè)峰值。

那接口速率的提升給系統(tǒng)帶來的收益是否也在翻倍上漲呢？答案是否定的。

3傳統(tǒng)協(xié)議的不足呼喚進(jìn)一步改進(jìn)

NAND Flash總線上傳輸?shù)男盘?hào)可分為命令、地址和數(shù)據(jù)3種，通過DQ[7:0]時(shí)分復(fù)用，在不同的時(shí)刻分別傳輸命令、地址和數(shù)據(jù)。其中，數(shù)據(jù)是同步傳輸、差分采樣，速率較高；但命令和地址是異步傳輸、單端采樣，速率較低。從ONFI 1.0到ONFI 5.1，接口速率得到了飛速發(fā)展，但命令、地址和數(shù)據(jù)的傳輸形式基本不變。實(shí)際上，隨著總線速率提升，改善的主要是數(shù)據(jù)傳輸時(shí)延，命令和地址的傳輸時(shí)延并沒有得到改善，對(duì)系統(tǒng)而言總線使用效率是在不斷下降的。如下圖三在樂觀的場(chǎng)景下比較了寫/讀場(chǎng)景的總線效率，可以看到，讀和寫的總線效率都在逐漸降低，尤其是在讀場(chǎng)景跌落到50%左右時(shí)進(jìn)一步加劇了系統(tǒng)設(shè)計(jì)的挑戰(zhàn)。

圖三 NAND Flash總線效率分析

圖四以業(yè)內(nèi)某型號(hào)SSD為參考，與憶聯(lián)企業(yè)級(jí)固態(tài)硬盤產(chǎn)品UH811a進(jìn)行了對(duì)比分析?？梢钥吹剑瑑煽頢SD的讀帶寬相當(dāng)，都在7000MB/s左右，但UH811a的4K隨機(jī)讀IOPS相比參考SSD有顯著提升。進(jìn)一步分析可以發(fā)現(xiàn)，將UH811a的4K IOPS換算成帶寬，是與讀帶寬相當(dāng)?shù)模坏珜?duì)參考SSD進(jìn)行同樣的換算，則換算出來的帶寬只有讀帶寬的70%，原因就在于隨機(jī)讀操作的總線開銷高于順序讀。

圖四 讀帶寬 vs 4K讀IOPS

可見，在傳統(tǒng)命令/地址/數(shù)據(jù)傳輸形式不變的情況下，隨著接口速率提升，增加系統(tǒng)復(fù)雜度的同時(shí)，帶來的收益卻在衰減，因此，傳統(tǒng)協(xié)議的不足推動(dòng)協(xié)議不斷改進(jìn)。面對(duì)這個(gè)問題，JEDEC組織正緊鑼密鼓地討論協(xié)議的下一輪演進(jìn)，未來將在提升接口速率的同時(shí)優(yōu)化命令/地址傳輸方式，這也勢(shì)必會(huì)給主控設(shè)計(jì)帶來新的考驗(yàn)。

4總結(jié)

一直以來，提升NAND Flash接口速率是提高系統(tǒng)性能的主要手段，NAND Flash廠商也想出了各種辦法來解決高速信號(hào)帶來的信號(hào)完整性問題。面向未來，傳統(tǒng)的命令/地址輸入方式導(dǎo)致總線利用率不高，協(xié)議的進(jìn)一步演進(jìn)除了考慮繼續(xù)提升接口速率外，也將迎來新的命令/地址輸入方式。憶聯(lián)將密切關(guān)注協(xié)議發(fā)展動(dòng)態(tài)，并以靈活的架構(gòu)來兼容支持未來的介質(zhì)，給客戶帶來更好的存儲(chǔ)產(chǎn)品與解決方案。

審核編輯：湯梓紅