1月24日，為期三天的全球首屆Chiplet峰會（ChipletSummit）在美國硅谷召開。芯啟源受邀參加此次峰會，進行了精彩的主旨演講及專家研討會，和與會專家共同展望Chiplet時代的半導體產業趨勢及挑戰。

英特爾代工服務事業部（Intel Foundry Services）、開放計算項目（Open Compute Project）、應用材料公司（Applied Materials）等國際知名企業、項目及聯盟的創始人和工程師出席本次峰會。

Chiplet仿真面臨的挑戰

Chiplet使系統擴展超越了摩爾定律的限制。然而，進一步的縮放給硅前驗證帶來了巨大的挑戰。24日，芯啟源EDA研發副總裁Mike Shei，工程及新產品副總裁Mike Li作了主題為"Incubating Chiplet - Challenges and Solution of New Emulators"的主旨演講，并將討論主題帶入次日的"Next Great Breakthrough in Chiplets"專家研討會。

挑戰 1 - 性能和功能

傳統仿真器因集中式 routing and clocking，隨著設計規模增加，性能呈指數級下降，Chiplet技術在增加系統復雜性的同時加劇了這一挑戰；

客戶實時操作系統、人工智能、視頻解碼仿真中，為提高性能，不得不放棄仿真器提供的調試功能。

挑戰 2 - 超大設計規模

小chiplet組成了大芯片系統，總設計規模高達500億個晶體管，對仿真加速器的可擴展規模及FPGA 利用率提出了更高要求；

速度為10s, 100s of Tbps的多種chiplet 接口。

挑戰 3 -工程效率

合理的編譯時間和運行時間，與軟件IDE處于同一數量級；

全局可見性和可控性，內置專用邏輯分析儀，觸發器，斷言，以精確定位波形，用于跨團隊調試；

挑戰 4 -多個ChipletVendor的生態系統

虛擬集成來自多個供應商的異構chiplet設計，并在一個開放和安全的平臺上驗證它們。

每個chiplet設計都需要有便攜性，且可定義需探測的信號。

芯啟源Chiplet集成平臺-MimicPro系列解決方案01

應對 1 ：

MimicPro分布式routing and clocking設計

MimicPro的分布式路由和多用戶時鐘在跨FPGA設計中可以保持較高運行頻率；

Chiplet級別的預編譯提高了編譯效率及運行頻率。

02

應對 2 :

MimicPro高度可擴展架構

分布式routing，無系統瓶頸，性能更高；

光纖端口可實現M32 系統之間的跨機柜高速互聯；

控制邏輯不消耗FPGA 資源，大規模設計中實際FPGA利用率70%+。

03

應對 3 :

MimicPro豐富的調試功能

提供真正的HW Trigger-精確定位問題的數量級較小的波形，波形文件Size MB vs GB；每張Solo卡搭配16GB DDR，豐富的調試/探針功能帶來高的工程效率；

多周期序列捕獲-能夠捕捉精確的快照，以評估事件的動態流；

從序列驗證到斷言加速-完全加速的DV環境。

04

應對 4 ：

MimicPro提供中立安全的驗證平臺

RTDB包括bit stream & signaling, 硬件配置, 探針等信息；

RunTime信息可以修改，重新映射，刪除/過濾，以確保定義的調試范圍；

信號披露程度完全由chiplet供應商定義。

芯啟源新一代仿真加速器通過領先業內的性能、高度可擴展性來推動創新，以實現軟件/硬件協同設計，并提高跨團隊驗證效率；在現場，芯啟源展示了MimicPro作為便攜式和安全的Chiplet集成平臺如何促進Chiplet生態系統合作。

芯啟源在Chiplet仿真方面的性能、可擴展性、工程效率、生態系統開放性和安全性方面的愿景在觀眾中引起了強烈的共鳴。

隨后在演講結束時，半導體研究公司Semiconductor Research Corporation（SRC）科學總監Marcus Pan將芯啟源的信息帶回了超級小組討論。他提到，“我們很高興今天來自中國的芯啟源指出Chiplet生態系統的開放性和安全性之間的挑戰。芯啟源在他們的DPU Chiplet項目中應用了Mimicro系列解決方案。”

目前，芯啟源MimicPro團隊已申請過國內發明18件，授權13件；申請PCT發明5件；軟件著作權6件。

審核編輯 ：李倩