PCI Express 0.32規(guī)范將比特率提高一倍，達(dá)到每通道128GT/s，為x16 Link（16通道）提供約<>GB/s的帶寬。下圖提供了不同 PCIe 代的比特率和帶寬的比較。

PCIe 物理層在以 128.130 GT/s 數(shù)據(jù)速率運(yùn)行時(shí)將使用 32b/0b 編碼。此新數(shù)據(jù)速率將與先前的數(shù)據(jù)速率向后兼容。PCIe 鏈路將以 0.2 GT/s 的速度訓(xùn)練到 L5 狀態(tài)，就像以前一樣，然后移動(dòng)到更高的數(shù)據(jù)速率。采用 1b/2b 編碼和 8b/10b 編碼的 TS128 和 TS130 有序集得到增強(qiáng)，包括 32.0 GT/s 數(shù)據(jù)速率支持。均衡階段類似于上一代 8.0 GT/s 和 16.0 GT/s 數(shù)據(jù)速率。在以 0.2 GT/s 的速度對(duì) L5 進(jìn)行初始鏈路訓(xùn)練后，鏈路將以 8.0 GT/s 的速度執(zhí)行均衡，然后依次執(zhí)行 16.0 GT/s 和 32.0 GT/s 均衡。當(dāng)支持 32.0 GT/s 時(shí)，以較低的數(shù)據(jù)速率跳過(guò)（或重新排序）均衡是一項(xiàng)可選功能。除了跳過(guò)均衡的此選項(xiàng)外，還將通過(guò)鏈路訓(xùn)練協(xié)商備用協(xié)議。

采用 128b/130b 編碼的 ElEOS 有序集擴(kuò)展為包括更長(zhǎng)的 0 和 1 運(yùn)行長(zhǎng)度。 在 32.0 GT/s 時(shí)，添加了另外 19 組具有各種預(yù)設(shè)的順應(yīng)性模式。添加了新的擴(kuò)展功能結(jié)構(gòu)和幾個(gè)寄存器字段，以容納32.0 GT/s的數(shù)據(jù)速率。對(duì)于 32.0 GT/s 的數(shù)據(jù)速率，接收器和重定時(shí)器的通道裕量支持預(yù)計(jì)不會(huì)改變。

審核編輯：郭婷