AD9866BCPZ

AD9866是一個混合信號前端（的MxFE ?) 用于需要 Tx 和 Rx 路徑功能且數(shù)據(jù)速率高達 80 MSPS 的收發(fā)器應(yīng)用的 IC。其靈活的數(shù)字接口、節(jié)能模式和高 Tx-to-Rx 隔離使其非常適合半雙工和全雙工應(yīng)用。數(shù)字接口極其靈活，允許與支持半雙工或全雙工數(shù)據(jù)傳輸?shù)臄?shù)字后端建立簡單接口，因此通常允許 AD9866 取代分立式 ADC 和 DAC 解決方案。節(jié)能模式包括降低單個功能塊的功耗或關(guān)閉半雙工應(yīng)用中未使用的塊的能力。串行端口接口 (SPI?) 允許對各種功能塊進行軟件編程。片上 PLL 時鐘乘法器和合成器提供所有所需的內(nèi)部時鐘，

Tx 信號路徑由一個可旁路的 2×/4× 低通插值濾波器、一個 12 位 TxDAC 和一個線路驅(qū)動器組成。在 80 MSPS 的輸入數(shù)據(jù)速率下，傳輸路徑信號帶寬可高達 34 MHz。TxDAC 提供差分電流輸出，可直接控制到外部負載或內(nèi)部低失真電流放大器。電流放大器 (IAMP) 可配置為電流或電壓模式線路驅(qū)動器（帶有兩個外部 npn 晶體管），能夠提供超過 23 dBm 的峰值信號功率。Tx 功率可以在 19.5 dB 范圍內(nèi)以 0.5 dB 步長進行數(shù)字控制。

接收路徑由可編程放大器 (RxPGA)、可調(diào)低通濾波器 (LPF) 和 12 位 ADC 組成。低噪聲 RxPGA 具有 -12 dB 至 +48 dB 的可編程增益范圍，步長為 1 dB。對于超過 30 dB 的增益設(shè)置，其輸??入?yún)⒖荚肼曅∮?3.3 nV/√Hz。接收路徑 LPF 截止頻率可以設(shè)置在 15 MHz 至 35 MHz 的范圍內(nèi)或簡單地繞過。12 位 ADC 在 5 MSPS 至 80 MSPS 的范圍內(nèi)實現(xiàn)了出色的動態(tài)性能。RxPGA 和 ADC 都提供可擴展的功耗，從而實現(xiàn)功耗/性能優(yōu)化。

AD9866 為許多寬帶調(diào)制解調(diào)器提供了高度集成的解決方案。它采用節(jié)省空間的 64 引腳引線框架芯片級封裝 (LFCSP)，額定溫度范圍為商業(yè)（?40°C 至 +85°C）溫度范圍。

AD9866BCPZ 應(yīng)用

• 電力線聯(lián)網(wǎng)
• VDSL 和 HPNA