FPGA已成為現(xiàn)今的技術熱點之一，無論學生還是工程師都希望跨進FPGA的大門。網(wǎng)絡上各種開發(fā)板、培訓班更是多如牛毛，仿佛在告訴你不懂FPGA你就OUT啦。那么我們要玩轉FPGA必須具備哪些基礎知識呢?下面我們慢慢道來。

(一) 要了解什么是FPGA

既然要玩轉FPGA，那我們首先最重要的當然是要了解什么FPGA。FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列。看到編程兩個字碼農(nóng)就笑了，不就是編程嘛，那可是我們的強項。且慢，此編程非彼編程。一定要把FPGA的編程和軟件編程區(qū)分開來。軟件的編程，處理器會逐條的把語言翻譯成各種控制信號，去控制內部電路完成一個個運算或操作。那么FPGA的編程是怎么實現(xiàn)的呢?無論Altera家還是Xlinix家的FPGA，叫法有什么差異，基本單元都相似，都是由真值表和D觸發(fā)器構成。改變真值表的值就改變了邏輯功能，再通過和D觸發(fā)器組合來實現(xiàn)任何時序邏輯。所以我們對FPGA的編程，實際上就是去修改這些真值表和連接關系，使他們組成一張專門的真值表，去實現(xiàn)特定的功能。這和軟件編程一步步運行程序有本質的區(qū)別。要想玩轉FPGA，就必須理解FPGA內部的工作原理，學習如何利用這些單元實現(xiàn)復雜的邏輯設計。

(二) 正確理解HDL語言

HDL(Hardware Description Language)，硬件描述語言。通過名稱我們能看出來，HDL語言是一種“描述”語言，這一點和C語言是有本質區(qū)別的。正確理解描述的含義，對學好HDL語言很有幫助。HDL語言只是用文本的方式把硬件電路描述出來。我們在閱讀HDL程序的時候，在腦子里應該能反映出一個完整的硬件電路結構。從另一方面說，我們在編寫HDL語言之前，就已經(jīng)對要實現(xiàn)的電路有清晰的概念。所以HDL語言只是一個描述我們頭腦中具體電路的工具，玩轉FPGA的根本不是語言而是邏輯電路設計。不要再糾結于我應該學習VHDL還是Verilog，那種語言更好學這些問題。如果把學習FPGA的重點放在學習語言上，死記硬背一些語法，那自然是抓錯了重點。語言在日常使用中會越用越熟練，不需要花很長的專門時間去學習。當然一本好的參考資料可以隨時方便查詢會是很有幫助的。

(三) 數(shù)字電路基礎

說到底，F(xiàn)PGA就是一堆數(shù)字邏輯組合在一起實現(xiàn)特定功能而已。所以數(shù)字電路基礎知識是根本。如果你連觸發(fā)器，組合電路，時序電路，競爭，毛刺等等基本概念還莫能兩可不清不楚的話，那玩轉FPGA只能是癡人說夢的幻想了。我們必須要好好的學好數(shù)字電路基礎這門課，基本的數(shù)字電路爛熟于心。把這些基礎打牢固，再往更深的方向發(fā)展。什么時候能夠從抽象的算法中提煉算法的結構，再分解成具體的模塊并通過硬件電路實現(xiàn)出來，這時候就算從菜鳥級別步入老鳥級別了。

(四) 硬件設計思想

這一點應該說是重中之重。學習FPGA，一定要有硬件設計思想。在軟件編程的時候，比如1秒鐘能實現(xiàn)5次乘法運算，那系統(tǒng)要求1秒鐘實現(xiàn)50次乘法運算怎么辦，我們會盡可能的優(yōu)化代碼，讓代碼更簡潔更高效，或者提高系統(tǒng)主頻，讓系統(tǒng)跑的更快。但是在FPGA里面我們不是這種思維方式。在FPGA里實現(xiàn)一個乘法器不夠用，那我就實現(xiàn)兩個實現(xiàn)三個去滿足系統(tǒng)要求;我可以進行流水線設計;串行運行方式不夠快了，我可以先串并轉換，再并行的做處理……只要FPGA的資源夠用，我可以充分利用資源去滿足系統(tǒng)要求。因為在我手里的就是一堆硬件資源，我要做的是把他們組合成一個好用的電路。評價硬件描述語言寫的好壞的標準和其他軟件編程語言的標準是完全不同的。因此一定要摒棄軟件編程的一些固有思路，學會用硬件的方式去解決問題。時刻提醒自己正在設計的是一個電路，而不是一行行空洞的代碼。這是很多做軟件編程的人很難跨過的坎。FPGA學了很久還在糾結到底是用if_else語句好呢還是用case語句好?而不能透過這些語句表面看到他們所具體代表的電路。只有建立了硬件設計思想，才有更深入學習FPGA的可能。

FPGA入門簡單精通難。要想入門，買一塊開發(fā)板跟著例程走一遍，很多人都能在很短的時間內熟悉開發(fā)軟件的操作方法并且點亮開發(fā)板上的LED或者再實現(xiàn)個跑馬燈什么的。但是再往后進步往往就進展很慢。上面提到的這四條是玩轉FPGA的基礎，只有打好了堅實的基礎后面才能一馬平川。希望每個學習FPGA的人最后都能成為大牛，設計出自己的完美電路。

審核編輯 黃宇